

ANTONIO RAMIREZ HIDALGO

**CONVERSOR A/D : UMA APLICAÇÃO DA TÉCNICA EM
MODO - CORRENTE**

Dissertação apresentada à Escola Politécnica da
Universidade de São Paulo para obtenção do título
de Mestre em Engenharia.

São Paulo

1995

UNIVERSIDADE DE SÃO PAULO
ESCOLA POLITÉCNICA

TERMO DE JULGAMENTO
DE
DEFESA DE DISSERTAÇÃO DE MESTRADO

Aos 11 dias do mês de outubro de 1995, às 10:00 horas,
no Departamento de Engenharia Eletrônica

da Escola Politécnica da Universidade de São Paulo, presente a Comissão Julgadora, integrada
pelos Senhores Professores Drs. Francisco Javier Ramirez Fernandez, Orienta-
dor do candidato, João Antonio Zuffo e José Carlos Pereira

iniciou-se a Defesa de Dissertação de Mestrado do Senhor _____

ANTONIO RAMIREZ HIDALGO

Título da Dissertação: "Conversor A/D: Uma Aplicação da Técnica em Modo -
Corrente"

Concluída a arguição, procedeu-se ao julgamento na forma regulamentar, tendo a Comissão
Julgadora atribuído ao candidato as seguintes notas:

Prof.Dr.Francisco Javier Ramirez Fernandez	(<u>10,0</u>)	(<u>Dez.</u>)
Prof.Dr.João Antonio Zuffo	(<u>10,0</u>)	(<u>Dez.</u>)
Prof.Dr.José Carlos Pereira	(<u>10,0</u>)	(<u>Dez.</u>)

Para constar, é lavrado o presente termo, que vai assinado pela Comissão Julga-
ra e pelo Secretário da Seção de Pós-Graduação

São Paulo, 11 de outubro de 1995.

Presidente _____

Secretário _____

Marta Fátima de Jesus Luz Sanches

Observações: _____

Homologada pela C.P.G. em reunião realizada a 13/11/1995

PEE

ANTONIO RAMIREZ HIDALGO

**CONVERSOR A/D : UMA APLICAÇÃO DA TÉCNICA EM
MODO - CORRENTE**

Dissertação apresentada à Escola Politécnica da
Universidade de São Paulo para obtenção do título
de Mestre em Engenharia.

Área de Concentração:
Microeletrônica

Orientador:
Prof. Dr. Francisco Javier Ramirez Fernandez

São Paulo

1995

DEDALUS - Acervo - EPEL



31500012898

Ramirez Hidalgo, Antonio

**Conversor A/D: uma aplicação da técnica em
modo-corrente. São Paulo, 1995.
127p.**

**Dissertação (Mestrado) - Escola Politécnica da
Universidade de São Paulo. Departamento de Engenharia
Eletrônica.**

**1. Circuitos analógicos - técnica de modo-corrente
2. Conversores A/D 3. Circuitos CMOS I. Universidade
de São Paulo. Escola Politécnica. Departamento de
Engenharia Eletrônica II.t**

Aos meus pais, pelo incentivo e compreensão
durante toda a minha vida.

AGRADECIMENTOS

A Deus por me abençoar continuamente na minha permanência no Brasil, e pela ajuda inestimável no desenvolvimento da dissertação. Ao meu orientador, Prof. Dr. Francisco Javier Ramirez Fernandez, pelas acertadas diretrizes durante a execução da pesquisa e elaboração do texto.

A minha noiva Caterina Pepe pela revisão do texto e sua paciência. A todos os membros do grupo de sensores integrados do LME, que direta ou indiretamente ajudaram a levar a bom término este trabalho.

SUMÁRIO

1	INTRODUÇÃO	1
1.1	Objetivos do trabalho	1
1.2	Justificativa	2
1.3	Organização do trabalho	2
2	TEORIA DO PROCESSAMENTO EM CORRENTE	4
2.1	Características dos circuitos em modo corrente	6
2.2	Princípios dos transportadores de corrente	7
2.3	Circuitos utilizados com transportadores	11
2.3.1	Conversão de admitância com transportador de corrente	11
2.3.1.1	Sínteses de Indutância	11
2.3.1.2	Resistência Negativa dependente da frequência (RNDF)	12
2.3.2	Filtros com transportador de corrente	13
2.3.3	Osciladores com transportador de corrente	14
2.3.4	Amplificadores transportadores de corrente	14
2.4	Circuitos desenvolvidos em modo corrente	17
2.4.1	Conversor de corrente, amplificadores e circuitos translineares	17
2.4.2	Processamento de Sinal e Redes Neurais	19
2.4.2.1	Retificação de Precisão	19
2.4.2.2	Computação Analógica	20
2.4.2.3	Redes Neurais	21
2.4.3	Circuitos MOS, GaAs e ópticos	21

3	CONVERSORES A/D E D/A	25
3.1	Arquiteturas de Conversores A/D e D/A utilizados no trabalho	25
3.1.1	Conversor D/A Paralelo	25
3.1.2	Conversor D/A Série	27
3.1.3	Conversor A/D de Aproximações Sucessivas	29
3.1.4	Conversor A/D em Paralelo	31
3.1.5	Conversor A/D Série - Paralelo	33
4	ALGORITMOS DOS CONVERSORES A/D E D/A E ADAPTAÇÃO PARA MODO CORRENTE	36
4.1	Algoritmo do Conversor A/D Series-Paralelo de 8 bits e adaptação ao modo corrente	36
4.2	Algoritmo de um Conversor A/D não convencional de 4 bits em tensão e sua adaptação ao modo corrente	37
4.3	Algoritmo do Conversor D/A de 4 bits em modo corrente	39
5	PROJETO DO CONVERSOR A/D DE 8 BITS EM MODO CORRENTE IMPLEMENTANDO OS ALGORITMOS DOS CONVERSORES	42
5.1	Projeto do conversor A/D de 4 bits modo corrente	43
5.1.1	Projeto dos espelhos de corrente em cascata de canal N	43
5.1.2	Projeto das Chaves	52
5.1.3	Projeto dos espelhos de corrente de canal N e P (Para corrente de entrada a ser convertida)	53
5.1.4	Cálculo dos Inversores que formam parte do comparador de corrente	55
5.2	Projeto do conversor D/A de 4 bits modo corrente	58
5.3	Projeto do Amplificador de Corrente	60

5.4	Cálculo da área total do Conversor A/D de 8 bits modo corrente	62
5.5	Layout do Conversor A/D de 8 bits Modo Corrente	64
6	SIMULAÇÕES DO CONVERSOR A/D	75
6.1	Simulação do circuito de espelhos simples	77
6.2	Simulação do circuito de espelhos em cascata	80
6.3	Simulação dos espelhos em cascata para as correntes de referência.	83
6.4	Simulação dos espelhos em cascata canal N e P para a corrente de entrada.	86
6.5	Simulação do comparador de correntes	89
6.6	Simulação do conversor D/A de 4 bits	96
6.7	Simulação do amplificador	99
6.8	Simulação do conversor A/D de 4 bits com espelhos em cascata	102
6.9	Simulação do conversor A/D de 4 bits com espelhos em cascata e conversor D/A de 4 bits	108
6.10	Simulação do conversor A/D de 4 bits com espelhos simples	114
7	CONCLUSÕES	121
	REFERÊNCIAS BIBLIOGRÁFICAS	123

LISTA DE SÍMBOLOS

$\overline{\phi}$	Inversa do Relógio das Chaves.
ϕ	Relógio das Chaves.
λ	Modulação de comprimento de Canal.
μ_N	Mobilidade eletrônica do dispositivo de canal N.
β_N	Parâmetro de transconductância, canal N.
μ_o	Mobilidade eletrônica.
μ_P	Mobilidade eletrônica do dispositivo de canal P.
β_P	Parâmetro de transconductância, canal P.
A_N	Áreas dos diferentes circuitos que compõem o conversor A/D.
$\hat{A}_N$	Áreas dos diferentes circuitos que compõem o conversor A/D.
B_i	Sinal Binário (bits).
B_{S-B}	Sinal de entrada binário - serial.
CC	Transportador de Corrente.
$CCII+$	Transportador de Corrente de Classe II (positivo).
$CCII-$	Transportador de Corrente de Classe II (inversor).
CM_N	Equivalente enésimo do espelho de corrente.
C_N	Capacitores.
C_{OX}	Capacitância de óxido por unidade de área.
D_N	Palavra de saída binária.
f_T	Frequência de operação.
g_{dn}	Transconductância de dreno.

g_{mn}	Transcondutância do Transistor MOS.
G_V	Ganho de Voltagem utilizando Transportadores de Corrente.
I_{DN}	Correntes de Dreno.
I_N	Corrente ené-sima.
I_R	Corrente de Referência.
I_{REF}	Corrente de Referência.
I_X	Corrente na porta X do transportador de corrente.
I_Y	Corrente na porta Y do transportador de corrente.
I_Z	Corrente na porta Z do transportador de corrente.
L_N	Comprimentos de Canal dos transistores MOS.
M_N	Enésimo Transistor MOS.
$Q_{1...5}$	Transistores do Transportador de Corrente (fig 2.1).
$R_{1,2,3}$	Resistores do Transportador de Corrente (fig2.1).
r_{dn}	Resistência de Dreno.
R_N	Resistores.
r_O	Resistência da fonte de corrente I_1 .
r_{out}	Resistência de saída do transistor MOS, pequeno sinal.
S_N	Enésima Chave de Comutação.
T_{CON}	Tempo de conversão.
T_d	Tempo de atraso total do conversor A/D de 8 bits.
T_i	Período de relógio.
V_{dd}	Voltagem de Alimentação.
V_{DSN}	Voltagem de dreno - fonte.
V_{FS}	Voltagem de Fundo de Escala.

V_g Voltagem de Porta.
 V_{GSN} Voltagem de porta - fonte.
 V_{in} Voltagem de Entrada.
 V_o Voltagem de Saída.
 VOA Voltage operational Amplifier (Amplificador Operacional de Voltagem)
 V_{ppk} Voltagem pico a pico.
 V_R Voltagem de Referência.
 V_{REF} Voltagem de Referência.
 V_{SS} Fonte de Alimentação Negativa.
 V_T Voltagem de Limiar.
 V_{TN} Voltagens de Limiar dos transistores MOS canal N.
 V_{TP} Voltagens de Limiar dos transistores MOS canal P.
 V_X Voltagem na porta X do transportador de corrente.
 V_X Voltagem representando a palavra binária.
 V_Y Voltagem na porta Y do transportador de corrente.
 V_Z Voltagem na porta Z do transportador de corrente.
 W_N Larguras dos transistores MOS.
 ω_o Frequência de Oscilação.
 X Porta do transportador de Corrente.
 Y Porta do transportador de Corrente.
 Z Porta do transportador de Corrente.

RESUMO

Mostramos a técnica em modo corrente, como uma das que melhor se adequa ao processamento de sinais analógicos. Colocamos as características dela, a simplicidade no projeto, a pouca área utilizada pelos circuitos no CI, ampla largura de banda e a reduzida potência consumida. Também a introdução dos circuitos em modo corrente nos domínios dos amplificadores operacionais de tensão, em áreas tais como filtros ativos, osciladores e amplificadores.

Esta técnica pode ser utilizada em uma série de aplicações, como são conversores A/D, D/A, redes neurais, computação analógica, em circuitos ópticos, etc.

Como uma aplicação desta técnica, projetou-se um conversor A/D de 8 bits modular, o qual vai ser utilizado em um sistema de sensores. Portanto, não será necessário se preocupar com a velocidade mas sim com a precisão. Este conversor de 8 bits foi projetado para um processo digital CMOS de 1,2 μm .

ABSTRACT

The current mode technique is presented as one of the best fitted to analog signal processing. It's characteristics, simplicity for design, the little area used by the circuits on the final IC, a large bandwidth and a reduced power consumption are shown, as well as the insertion of the current mode circuits in the domains of voltage operational amplifiers, in areas like active filters, oscillators and amplifiers.

This technique can be used in a series of applications like A/D, D/A converters, neural networks, analog computation, in optic circuits, etc.

As an application of this technique, a modular 8 bits A/D converter was designed, which will be used in a sensors system. For this reason velocity is not as important as precision is. This 8 bits converter was designed for a CMOS 1,2 μ m digital process.

INTRODUÇÃO

De acordo com o surgimento de novas técnicas, e por visualizar-se a técnica de modo corrente como uma das que melhor se adequa ao processamento de sinais analógicos nós a utilizaremos neste trabalho.

O processamento de corrente ou modo corrente, apresenta uma série de vantagens para integração de circuitos. Algumas operações algébricas são mais fáceis de serem feitas em corrente do que em tensão (por exemplo soma, subtração, divisão, etc.). A frequência de operação é muito maior e não requerem amplificadores de alta performance. Também não requerem resistores ou capacitores, já que os circuitos em modo corrente são projetados quase exclusivamente com transistores. Esta técnica reduz a necessidade de componentes analógicos de alta performance.

1.1 OBJETIVOS DO TRABALHO

O objetivo deste trabalho é explicar a técnica em modo corrente e aplicar ela projetando um conversor A/D de 8 bits, o qual baseia-se em conversores A/D e D/A de 4 bits, projetados com a mesma técnica.

O projeto deste conversor visa a ser utilizado com um sistema de sensores. Este conversor vai formar parte do sistema, pelo qual precisa-se que este ocupe pouca área, consuma pouca potência e seja de pouca velocidade.

Um segundo objetivo é estudar a aplicação da técnica em modo corrente, em domínios que são dos circuitos em modo tensão, como filtros ativos, osciladores e amplificadores.

Finalmente pretende-se avaliar a redução e simplicidade no projeto de circuitos com esta técnica, trazendo como consequência uma menor área do circuito integrado.

1.2 JUSTIFICATIVA

O motivo pelo qual este trabalho é dedicado ao estudo do projeto de circuitos integrados com a técnica em modo corrente é o seguinte:

- Por visualizar-se como a técnica que melhor se adequa ao processamento de sinal analógico .
- Algumas operações algébricas são mais fáceis de serem feitas em corrente do que em voltagem, como são soma, subtração, multiplicação, divisão, etc.
- Para ver o comportamento da tecnologia CMOS com a técnica em modo corrente, ou seja como as geometrias dos transistores variem-se para poder obter diferentes valores de corrente.
- Os circuitos com esta técnica são projetados quase exclusivamente com transistores, portanto não requerem de resistores nem capacitores.
- Devido à continua proliferação de sistemas VLSI analógicos/ digitais misturados, é que se precisa de conversores de pequeno tamanho, pouca potência e de acordo com a aplicação de respostas de frequência alta ou baixa.
- Como a tecnologia digital na atualidade tem predominância, a fabricação de circuitos com a técnica em modo corrente devem ser compatíveis com estas tecnologias.

1.3 ORGANIZAÇÃO DO TRABALHO

Nesta dissertação, discute-se a técnica do processamento em corrente, conversores A/D e D/A, implementação e simulação das partes do conversor A/D de 8 bits. O texto é organizado da seguinte maneira:

- **Capítulo 2:** Apresenta uma explicação teórica do processamento em corrente, onde são discutidos os princípios básicos, circuitos implementados com esta técnica, etc.
- **Capítulo 3:** É apresentada a teoria dos conversores A/D e D/A mais clássicos, suas

característica e demais propriedades.

- **Capítulo 4:** São apresentados os algoritmos dos conversores A/D e D/A que estão em modo voltagem e que serão adaptados ao modo corrente.
- **Capítulo 5:** se apresenta o projeto das partes que formam o conversor A/D de 8 bits em modo corrente, incluindo os criterios de projeto do conversor A/D não convencional de 4 bits em corrente, do conversor D/A e do amplificador.
- **Capítulo 6:** se apresentam algumas simulações, realizadas dos componentes do conversor A/D de 8 bits. Estas simulações foram feitas com o PSPICE.
- **Conclusões :** se darão as conclusões do trabalho todo, discutindo as qualidades, limitações e projeções deste trabalho.

2 TEORIA DO PROCESSAMENTO EM CORRENTE

Neste capítulo serão discutidos princípios básicos do processamento em corrente, aplicações desta técnica em alguns circuitos típicos e as características elétricas dos mesmos.

Sabemos que os transistores são montados em sistemas e circuitos orientados a voltagem e assumirmos que esta forma de processamento é a mais apropriada para esta tarefa, embora que BJTs e FETs são dispositivos com saídas em corrente.

Uma das chaves de desempenho do processamento em corrente é a capacidade inerente de ampla largura de banda, devido a que em um amplificador de corrente o transistor é utilizado operando em valores de frequência próximas ao valor de f_T (frequência de transição).

O termo “circuito em modo corrente”[1] não tem um significado rigoroso. O comportamento das redes elétricas é sempre o resultado de uma interação entre voltagem e corrente. Embora, nós consideremos o uso de voltagem e corrente desde um ponto de vista de circuitos BJT, há uma classe extensiva de circuitos BJT e MOS cuja função depende do uso de “correntes” como sinais ou variáveis funcionais. Istos podem ser projetados e entendidos, utilizando métodos nos quais a voltagem não é necessariamente considerada em todo o circuito. De sorte que istos circuitos são geralmente usados com o termo de “modo corrente” , eles podem ser feitos também com a tecnologia BICMOS e GaAs.

Nos vamos apresentar as equações dos transistores MOS e BJT, os quais têm como saídas as correntes. Para o transistor MOS temos:

$$I_D = \frac{\mu_o C_{ox} W}{L} \left[(v_{GS} - V_T) - \frac{v_{DS}}{2} \right] v_{DS} (1 + \lambda v_{DS})$$

onde: μ_0 = mobilidade dos portadores

C_{OX} = capacitância de óxido de porta por unidade de área.

λ = fator de modulação de comprimento de canal.

W = largura de canal

L = comprimento de canal

V_T = tensão de limiar

Podemos trabalhar em varias regiões de operação, onde a corrente I_D será utilizada de acordo com a aplicação, já seja em saturação, linear ou corte. As grandezas de corrente serão influenciadas grandemente pelas geometrias do transistor (W e L).

Para o transistor BJT temos:

$$I_C = I_S \exp(V_{be}/V_T)$$

onde: I_C = corrente de coletor

I_S = corrente de saturação

V_{be} = voltagem base - emissor

V_T = voltagem térmico (kT/q , o qual é 25.85 mV a 300 °K)

A corrente de saída neste caso vai ser escalada pela área do emissor.

Depois de ter visto que os transistores têm como saídas correntes, mostraremos como utilizar a corrente como parâmetro ativo de um circuito, ao invés da voltagem.

o caso mais clássico é o espelho de corrente, para MOS (Capítulo 5) é dada por:

$$I_2 = A I_1, \quad A = (W_2 L_1)/(W_1 L_2)$$

onde se requer que todos os transistores estejam em saturação.

Para um transistor BJT, mostrado na fig 2.1, temos:

$I_{out} = A I$, o qual depende da área do emissor.




Fig 2.1 Espelho de corrente BJT

2.1 CARACTERÍSTICAS DOS CIRCUITOS EM MODO CORRENTE

Geralmente os circuitos em modo corrente não requerem amplificadores com altos ganhos de voltagens, reduzindo desta maneira a necessidade de amplificadores de alta performance [2]. Não requerem resistores ou capacitores, e quando são utilizados capacitores são para armazenar sinais, estes capacitores não necessitam de um bom casamento ou boa linearidade [3, 4]. Como estes circuitos podem ser projetados quase exclusivamente com transistores, eles são completamente compatíveis com uma variedade de processos digitais. Ainda que a técnica de modo corrente pode reduzir a necessidade por componentes analógicos de alta performance, a escolha da arquitetura para um ADC também terá um impacto significativo na performance do conversor. Consegue-se uma melhoria na faixa dinâmica e também uma melhoria na velocidade de operação, a saber, a frequência de operação (largura de banda) do circuito é muito maior, próxima da frequência de transição do transistor (f_T). Isto deve-se ao fato de que no circuito só há variações de corrente e não de voltagem, o que quase elimina o efeito de capacitâncias parasitas existentes num circuito integrado.

Devido à não linearidade da relação $I - V$ exibida pelas estruturas de transistores, uma pequena mudança na entrada ou voltagem controlado, resulta em uma grande mudança na corrente de saída. Consequentemente, para um processo com uma fonte de alimentação fixa, a faixa dinâmica de sinais em modo corrente é significativamente maior que com sinais no modo voltagem. Por sua vez, no nível de corrente fluindo através de algum nó, não é necessariamente acompanhado por uma mudança no nível de voltagem naquele nó. Portanto, as capacitâncias parasitas, as quais estão sempre presentes e devem ser carregadas e descarregadas com as mudanças dos níveis de voltagem, não degradarão a velocidade de operação máxima do circuito e, por último, algumas operações algébricas são mais fáceis de serem feitas em corrente do que em voltagem, por exemplo soma, subtração e divisão.

2.2 PRINCÍPIOS DOS TRANSPORTADORES DE CORRENTE

Os transportadores de corrente (Current Conveyor) e os circuitos relacionados ao modo corrente (Current - Mode) tem começado a emergir como uma classe importante de circuitos, com propriedades que os capacitam a concorrer com o seu equivalente em modo voltagem, em uma ampla faixa de aplicações. O uso de corrente ao invés de voltagem como parâmetro ativo, pode resultar em um ganho utilizável, precisão e largura de banda muito altos devido à reduzida excursão de voltagem nos nós suscetíveis [5].

Os transportadores de corrente agora desafiam aos tradicionais circuitos amplificadores operacionais de voltagem [Voltage Operational Amplifier (VOA)], em áreas tais como filtros ativos, osciladores e amplificadores. Além disso, um número de circuitos funcionais novos e com outras topologias são pesquisados, em uma ampla frente de circuitos analógicos em modo corrente.

Um circuito criado para ser um conversor de voltagem a corrente, utilizado como

o primeiro transportador de corrente, feito com transistores BJT é mostrado em [6]. Na fig.2.2 mostramos um transportador de corrente com transistores MOS, neste circuito, M1 tem ligado a fonte via um resistor R, à voltagem de controle V_c . O transistor M2 é configurado como um diodo e sua fonte esta ligada a terra. Os transistores M3, M4 e M5 formam um espelho de corrente de duas saídas.




Fig 2.2 Implementação MOS de Primeiro Ordem do CCI

O espelho fornece uma corrente em M2 igual que em M1, quando se tem as voltagens porta-fonte de M1 e M2 iguais (V_{GS}), cumprindo-se esta condição a voltagem na fonte de M1 se faz igual a zero (fonte de M2 ligado a terra). Isto faz que a corrente em M1 seja igual a V_c/R . E por último o espelho fornece uma corrente igual a i_x no dreno de M5. Portanto $i_z = i_x$, a corrente no terminal X foi transportada ao terminal Z.

A operação deste dispositivo é tal que se uma voltagem é aplicada ao terminal de entrada Y, um potencial igual aparecerá sob o terminal de entrada X. De uma maneira similar, uma corrente de entrada I sendo forçada no terminal X resultará em uma quantidade igual de corrente fluindo no terminal Y. Também, a corrente I será

transportada ao terminal de saída Z, este tem as características de uma fonte de corrente, de valor I, com alta impedância de saída. Como pode ser visto o potencial de X, sendo que é o mesmo que em Y, é independente da corrente presente na porta X. Similarmente, a corrente através da entrada Y, sendo fixada pela corrente em X, é independente da voltagem aplicada em Y. Assim o dispositivo exibe um curto circuito virtual entre X e Y, e um aparente circuito aberto na porta Y. A fig.2.2 pode ser implementada por uma rede de três portos, representado pelo diagrama de blocos da fig.2.3 e descrito pela equação de matrizes (2.1).

$$\begin{bmatrix} i_Y \\ v_X \\ i_Z \end{bmatrix} = \begin{bmatrix} 0 & 1 & 0 \\ 1 & 0 & 0 \\ 0 & 1 & 0 \end{bmatrix} \begin{bmatrix} v_Y \\ i_X \\ v_Z \end{bmatrix} \quad \dots\dots\dots (2.1)$$

onde as variáveis representam as quantidades instantâneas totais.




Fig .2.3 Caixa Preta representando um Transportador de Corrente

Para visualizar a interação das portas de voltagens e correntes descritas na equação da matriz anterior, convencionou-se em identificar a configuração apresentada na fig.2.4, como um nullator - norator (comumente referida como um *nullor* [7]). Nesta figura uma simples elipse é usada para representar o elemento *nullator*, e duas elipses intersectadas representam o elemento *norator*. O elemento *nullator* constituído pelas equações $V = 0$ e $I = 0$, é usado para representar o aparente curto virtual entre os

terminais X e Y.




FIG.2.4 Nullator - Norator representando o CCI

O *norator* tem uma relação arbitrária de voltagem - corrente. Também estão inclusos neste circuito equivalente duas fontes de corrente dependentes, que são utilizados para transportar a corrente do porto X aos pontos Y e Z.

Uma segunda classe de transportador de corrente (current conveyor) é expressada de acordo com a seguinte equação matricial:

$$\begin{bmatrix} i_Y \\ v_X \\ i_Z \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 \\ 1 & 0 & 0 \\ 0 & \pm 1 & 0 \end{bmatrix} \begin{bmatrix} v_Y \\ i_X \\ v_Z \end{bmatrix} \quad \dots\dots\dots (2.2)$$

Onde, a corrente de saída i_Z depende da corrente de entrada no terminal X, conforme representado na fig.2.5. Esta corrente pode ser injetada diretamente em X, ou ser produzida pela cópia da voltagem de entrada v_Y , desde o terminal Y, atuando através da impedância ligada a X. Neste transportador de corrente de classe II, a entrada Y é excitada sem corrente, e a impedância ligada em X é também refletida em Y. O sinal $\pm$ na matriz indica se o transportador é formulado como um circuito inversor ou não inversor, nomeado como CCII - ou CCII +. Por convenção, quando i_X e i_Z fluem ambos simultaneamente para dentro ou para fora do transportador o sinal é positivo.




FIG.2.5 CCII+ transportador de corrente

Adotando uma aproximação *nullator* para facilidade de sínteses funcionais, um transportador de corrente classe II pode ser representado por um *nullator* e *norator*, como esta na fig.2.6.




FIG.2.6 Representação Nullator - Norator do Transportador CCII +

2.3 CIRCUITOS UTILIZADOS COM TRANSPORTADORES

2.3.1 CONVERSÃO DE IMITÂNCIA COM TRANSPORTADOR DE CORRENTE

2.3.1.1 SÍNTESE DE INDUTÂNCIA

Pela necessidade de produzir filtros de estado sólido sem o uso de bobinas físicas, a atenção deve ser focalizada nas capacidades de transformação de impedâncias dos transportadores de corrente, já que os amplificadores operacionais requerem de bastantes

componentes casados. Desenvolvimentos tem acontecido em duas linhas, uma configuração satisfatória de transportador simples para implementação de componentes discretos, e o outro, uma estrutura multitransportador para tomar vantagem da fabricação integrada. Na fig.2.7 mostra-se o diagrama de uma indutância flutuante, com uma formula equivalente : $L = CR_1R_2$, onde se observa um número mínimo de componentes passivos, com um capacitor aterrado para fácil microfabricação e um resistor de controle aterrado [8, 9]. Por um intercâmbio conveniente de componentes passivos, o circuito também atua como um multiplicador de capacitância flutuante, usando um capacitor aterrado.




Fig .2.7 Síntese da Indutância Flutuante

2.3.1.2 RESISTÊNCIA NEGATIVA DEPENDENTE DA FREQUÊNCIA (RNDF)

A função da resistência negativa dependente da frequência (RNDF), ocasionalmente referida como uma super capacitância, é um elemento adicional do circuito que é requerido em projetos de filtros ativos[10, 11, 12]. A fig.2.8 mostra um

esquema de um RNDF e a equação dele , $Z = -(R_5)/(w^2 C_1 C_3 R_2 R_4)$.




Fig 2.8 Síntese do RNDF flutuante

2.3.2 FILTROS COM TRANSPORTADOR DE CORRENTE

Na fig.2.9 mostra-se o circuito de um filtro biquadrado universal, com transportadores de corrente, proposto por Toumazou e Lidgey [13] os quais substituíram todos os amplificadores de transcondutância por transportadores de corrente e resistores.




Fig .2.9 Filtro Biquadrado com Transportadores de Corrente

2.3.3 OSCILADORES COM TRANSPORTADORES DE CORRENTE

As propriedades da transformação de impedância negativa dos transportadores de corrente, fazem deles um candidato natural para circuitos osciladores [14]. Para uma realização de um oscilador transportador integrável, é importante que todos os capacitores no circuito sejam aterrados, e que a frequência de operação seja determinada por um simples elemento resistivo aterrado, que abre o caminho para controlar a frequência por tensão ou corrente. Na fig.2.10 mostra-se o circuito oscilador transportador [15] e sua formula, $\omega_0^2 = (R_4 - R_2)/(R_2 R_3 R_4 C_1 C_2)$.




Fig .2.10 Circuito Oscilador Transportador

2.3.4 AMPLIFICADORES TRANSPORTADORES DE CORRENTE

Por definição um transportador de corrente é também um seguidor de corrente com um ganho unitário preciso, mas com a vantagem de que a entrada pode ser referenciada a alguma tensão, usando o terminal Y. Um amplificador de transresistência pode portanto ser construído, utilizando um transportador como um seguidor de corrente, fornecendo uma resistência conhecida, seguido por um buffer de tensão.

Os amplificadores de transcondutância inversor e não inversor são também facilmente formulados, utilizando um transportador de corrente na entrada e um simples resistor para definir o ganho de conversão. Amplificadores de corrente podem ser obtidos, modificando o circuito transportador básico para atenuar a corrente realimentada [16], produzindo efetivamente um transportador “operacional”, ou utilizando dois transportadores em cascata com um resistor intermédio, equivalente a um seguidor de voltagem entre dois seguidores de corrente [17]. Aos transportadores de corrente são também igualmente aplicáveis as formulações do amplificador realimentado de voltagem, onde eles apresentam certas vantagens, comparados com os amplificadores operacionais tradicionais. Na fig.2.11 mostra-se amplificadores inversores e não inversores com resistores de realimentação.




Fig .2.11 Amplificadores de Voltagem Realimentados utilizando Transportadores . (a) Inversor , (b) Não Inversor

O desempenho disponível para o novo estilo de topologia do amplificador transportador é digna de destaque. Possui larguras de banda maiores que 3 Mhz em todos os ganhos até 40 dB. O comportamento da figura de mérito representada pelo

produto ganho - largura de banda é superior a 300 Mhz em 10Vppk, muito superior ao valor observado em amplificadores operacionais que possuem ganhos de largura de banda unitário de somente 4 Mhz. Além disso, a relação de voltagem de acomodação (slew) é também marcadamente melhorada, especialmente na versão inversora.

Um amplificador de instrumentação transportador universal é formado por um transportador duplo generalizado, aproximando-se a uma configuração em modo corrente. A natureza simétrica do circuito de entrada, como mostra a fig.2.12, assegura uma capacidade de voltagem de entrada diferencial. Com uma relação de rejeição em modo comum intrinsecamente alta, sem a necessidade de um resistor de casamento, diferente do tradicional triplo amplificador operacional de instrumentação. As correntes de entrada podem ser fornecidas removendo R1 e usando o terminal X do transportador diretamente. Na saída deste circuito temos:

$$V_o = (I_a - I_b) R_4$$

$$V_{o1} = (V_1 - V_2) R_2 / R_1 = I_i R_2$$

$$V_{o2} = (V_2 - V_1) R_3 / R_1 = - I_i R_3$$

Larguras de banda maiores que 1.5 Mhz em todos os ganhos até 40dB, têm sido reportadas usando amplificadores operacionais de propósito geral, com uma relação de rejeição em modo comum de mais de 100 dB em baixas frequências, diminuindo progressivamente a 40 dB ao redor de 1 Mhz. As limitações de performance são devido primariamente ao descasamento do produto ganho- largura de banda do amplificador (como com o circuito tradicional), e a capacitância residual no terminal X do transportador.




Fig. 2.12 Amplificador de Instrumentação Universal com Transportadores

2.4 CIRCUITOS DESENVOLVIDOS EM MODO CORRENTE

Um circuito em modo corrente, deve ser tomado principalmente como um circuito no qual a corrente é usada como uma variável ativa em preferência à voltagem, em toda parte de um circuito, ou somente em certas áreas críticas. Também, os transportadores de corrente podem ser feitos com este tipo de circuitos. Estes circuitos cobrem uma faixa de circuitos desde conversores de voltagem para corrente até circuitos translineares e retificadores em modo corrente para computação neural e várias topologias de amplificador. Para as aplicações descritas, uma aproximação em modo corrente permite uma performance maior, em casos onde os circuitos tem sido sintetizados de componentes em modo voltagens, devido à falta de alternativas disponíveis.

2.4.1 CONVERSOR DE CORRENTE, AMPLIFICADORES E CIRCUITOS TRANSLINEARES

Projetos experimentais de conversores de voltagem a corrente, integrados como subsistemas de instrumentação, oferecem uma boa linearidade, mas foram somente

otimizados para uma faixa estreita de ganhos de conversão [18]. As possíveis formulações discretas de conversores de voltagem a corrente, são projetadas ao redor de um amplificador operacional, um seguidor de voltagem com um estágio de saída adicional, consistente de espelhos de corrente de várias complexidades, ou uma forma de espelhos compensados de acoplamento cruzado.

Uma destas variações possíveis de um arranjo translinear é ilustrado na fig.2.13, onde um conjunto de quatro transistores assemelham-se a transistores em espelho.

Assumindo que os dispositivos são casados, operando à mesma temperatura, o princípio translinear produz um balanço de corrente $I_1 I_3 = I_2 I_4$.

Diferentes funções entre as quais a multiplicação, divisão e quadrado, podem-se alcançar mediante uma escolha de correntes. Funções computacionais analógicas mais complicadas, quadrado e outras raízes por exemplo, serão obtidas utilizando topologia mais complexas [19, 20, 21].




Fig .2.13 Célula Translinear de Quatro Transistores. $I_1 I_3 = I_2 I_4$

polaridade de entrada é inversa acontece o oposto. As duas fases divididas estão recombinaando na entrada do espelho de corrente, e finalmente reconvertido a uma voltagem por um resistor e um buffer amplificador. Somente um simples espelho de corrente NPN é empregado para evitar restrições de frequência impostas por transistores PNP. Mesmo utilizando uma voltagem de entrada baixa pico a pico de 500 mV, Toumazou e Lidgey [24] reportam excelentes resultados sem distorção perceptível até 1 Mhz.

2.4.2.2 COMPUTAÇÃO ANALÓGICA

A computação analógica é uma área adicional de aplicação de circuitos transportadores de corrente e modo corrente, desde que a corrente pode ser convenientemente somada num simples ponto, sem a necessidade de um amplificador somador extra. Os blocos de ganho de programação linear podem ser obtidos, utilizando um amplificador de corrente realimentado junto com resistores controláveis flutuantes [25], amplificadores de corrente com ganho programável ou transportadores de corrente eletronicamente sintonizáveis. As correntes de diferenciação e integração estão disponíveis utilizando circuitos transportadores; além disso frequências seletivas e esquemas de controle de fase são obtidas com circuitos em modo corrente, e também funções raiz e potenciação são realizadas utilizando os circuitos translineares descritos anteriormente. Formas de onda complexas podem ser sintetizadas, em virtude da facilidade com a qual as correntes podem ser somadas, a quantidade de hardware pode ser reduzida se utilizar espelhos de corrente em vez de circuitos transportadores para a soma de correntes [26].

2.4.2.3 REDES NEURAIS

A disponibilidade cada vez maior de redes neurais artificiais tem aumentado o interesse para implementar soluções a problemas inerentemente inadequados para máquinas sequenciais. Um neurônio eletrônico deve ser essencialmente capaz de somar e filtrar as saídas de outro neurônio que o fornece, e responder com uma saída de tolerância limitada. As ligações entre neurônios são formadas por sinapses os quais são excitadores ou inibidores, aumentando ou diminuindo a influência presináptica do neurônio sobre a atividade postsináptica [27]. A utilização de redes neurais em modo corrente têm sido reportados entre outras nas seguintes aplicações: memória heteroassociativa [28], alternativamente circuitos envolvendo multiplicadores analógicos e fontes de corrente com pesos binários selecionados digitalmente [29], amplificadores de transcondutância com entradas múltiplas [30] e osciladores neurais com CMOS [31].

2.4.3 CIRCUITOS MOS, GaAs e ÓPTICOS

É factível construir uma faixa completa de espelhos de corrente de dispositivos MOS, utilizando uma topologia similar aos projetos bipolares. A utilização de dispositivos MOS discretos é inviabilizado devido aos erros provocados pelas diferentes tensões de limiar de cada dispositivo. Na versão integrada, já se tem a vantagem de controlar a geometria com precisão, para produzir relações de transferência de espelhos não unitários, especialmente se vários estágios estão em cascata para evitar os problemas de redução de largura de banda. Comparadores de corrente têm recebido maior atenção, Freitas e Current [32], já que ele produz uma saída compatível com CMOS em resposta ao cruzamento de uma corrente de entrada definida com a corrente de limiar. Duplicando

estágios de saída com dispositivos de diferentes geometrias, habilitam-se múltiplas saídas, cada uma chaveando a uma diferente corrente de entrada predeterminada.

Numa radical e nova metodologia a partir dos espelhos de corrente convencionais, Daubert [3, 33] e independentemente Wegmann e Vittoz [34], planejaram uma célula dinâmica copiadora de corrente, com capacitores chaveados. Esta nova proposta é baseada num dispositivo MOS simples, para vencer as limitações de precisão da tradicional formulação de casamento de espelho. A base do esquema é usar a corrente de entrada do espelho como corrente de dreno do transistor MOS, e carga ao capacitor de porta com qualquer voltagem que seja necessária para suportar este valor particular de corrente de dreno, como mostra a fig .2.15.




Fig .2.15 Espelho de corrente Dinâmico

Abrindo S_1 e S_2 e fechando S_3 , fazemos uma cópia da corrente de entrada disponível para a carga. Muitos refinamentos podem ser elaborados para isolar e estabilizar as condições de operação da célula copiadora MOS, assim como também para minimizar a carga “feedthrough” no capacitor de porta, desde os elementos de

chaveamento MOS.

Trabalhos desenvolvidos por Hughes [4], prometem estender o conceito de correntes chaveadas ou amostradas concretamente no campo do processamento de sinal digital VLSI, fornecendo uma união dos conceitos analógicos e digitais em modo corrente. Espelhos chaveados com transistores MOS duais, têm sido estendidos para realizar uma função de memória, utilizando cada ciclo de clock para passar a corrente bipolar, copiado através de uma série de espelhos em cascata, produzindo atrasos definidos, como na fig .2.16.

A integração de correntes pode ser realizada realimentando uma copia da corrente de saída atrasada, escalada conforme seja necessario, para produzir uma faixa variada da função de transferência. Menores modificações do circuito tais como o uso de transistores em cascata nas células de corrente, são de novo indicadas para implementações práticas do método básico.




Fig .2.16 Memória de corrente utilizando espelhos dinâmicos

Os projetistas de circuitos VLSI estão incrementando o uso desta técnica porque esta pode ser utilizada com fontes de alimentação baixas de 3.3 V, ao invés dos atuais 5 V. Assim as técnicas de processamento de sinal digital em modo corrente, assegurarão resultados importantes e atrativos. Outra área na qual a técnica em modo corrente está tendo um papel importante é em conversores analógicos a digitais. Utilizando corrente ao invés de voltagem como sinal variável, Nairn e Salama [35, 36] têm implementado um conversor analógico-digital algorítmico de 6 bits, utilizando um processo CMOS de $3\mu\text{m}$, requerendo aproximadamente 0.4 mm^2 da área do chip, consumindo menos que 5 mW e operando em uma relação amostrada de 200 KHz.

O modo corrente tem sido bem sucedido nos últimos anos, quando aplicado a problemas propostos pela baixa conductância mútua de dispositivos de GaAs, ajudando a realizar potencialmente altos produtos de ganho de largura de banda disponível com esta tecnologia. O desenvolvimento mais significativo tem sido proposto por Toumazou e Haig [37], de um estágio simples tipo dupla cascata da arquitetura do amplificador, empregando um par de transistores cruzados, acoplados para obter uma saída push-pull, resultando em um amplificador otimizado para um projeto de filtro de capacitor chaveado previsto para operar em uma faixa de chaveamento de 500 Mhz.

A técnica em modo corrente também começou a ser incluída no projeto de amplificadores de transimpedância de baixo ruído e alta velocidade, usado nos sistemas de comunicação com fibras ópticas. Wilson e Darwazeh [38, 39] têm considerado o amplificador como um verdadeiro amplificador de transimpedância, ao invés de um amplificador de voltagem, e projetado este para exibir uma baixa impedância de entrada além de remover a capacitância de fonte [40].

3 CONVERSORES A/D E D/A

Como se sabe, o mundo que nos rodeia é de domínio analógico, o qual tem muitas variáveis que são quantidades naturais que mudam continuamente (pressão, fluxo, velocidade, aceleração, etc). Os transdutores ou sensores medem a amplitude ou a polaridade destas variáveis. Suas saídas são usualmente voltagens ou correntes analógicas. Os atuadores eletromecânicos ou controles que movimentam componentes físicos e geram velocidade, aceleração, pressão, fluxo, etc, tem entradas que são usualmente voltagens ou correntes analógicas. Portanto, em tais sistemas utilizam-se controles analógicos ou circuitos digitais, definindo-se para este propósito circuitos de conversão do sinal analógico a digital ou vice-versa. A saber, um conversor analógico para digital (A/D) aceita voltagens ou correntes analógicas como entradas e fornece saídas em forma digital (codificador). Similarmente, um conversor digital para analógico (D/A) traslada sinais digitais em voltagens ou correntes analógicas (decodificador) [41, 42, 43, 44].

3.1 ARQUITETURAS DE CONVERSORES D/A E A/D UTILIZADOS NO TRABALHO.

Dentro das arquiteturas de conversores D/A e A/D [44], encontramos uma gama diversa de conversores de acordo com a aplicação. Aqui vamos mostrar algumas das arquiteturas existentes :

3.1.1 CONVERSOR D/A PARALELO

É caracterizado pelo fato que aceita um sinal binário - paralelo Bi como entrada e

que há tantas chaves como bits em B_i , como mostra a fig.3.1. Cada linha de entrada B_i opera uma chave analógica, a qual liga uma voltagem de referência V_{REF} ou terra a uma rede resistiva. A rede resistiva converte a voltagem de referência em correntes de magnitudes específicas, as quais são somadas num amplificador operacional.




Fig.3.1 Conversor D/A Paralelo

O conversor D/A paralelo é a configuração preferida em aplicações com as maiores exigências no tempo de resposta, desde que este fornece uma saída DC tão rápida quanto o sinal digital é aplicado na entrada. A resposta do conversor D/A paralelo é limitada pela velocidade da chave analógica e as reactâncias parasitas dos resistores, mas principalmente pelo tempo de acomodação (slewing rate) do amplificador. Do circuito da fig.3.1, pode ser facilmente mostrado que a voltagem de saída está relacionada à entrada digital B_i , desde que :

$$V_o = R_F \sum_{i=1}^{i=12} B_i \frac{I}{2^i} \dots\dots\dots (3.1)$$

ou

$$V_o = R_F I (B_1 2^{-1} + B_2 2^{-2} + \dots\dots\dots + B_3 2^{-12}) \dots\dots\dots (3.2)$$

o qual é : $V_o = R_F I B_i$

onde a corrente I é definida como $I = V_{REF} / R$; R é a resistência de entrada efetiva da escada (ladder); R_F é o resistor de realimentação do amplificador; e B_i é 0 ou 1.

Todos os demais arranjos baseiam-se neste conversor D/A paralelo, variando só a parte da rede resistiva.

3.1.2 CONVERSOR D/A SERIE

Os conversores D/A paralelo a pesar de sua maior velocidade precisam de muitos componentes. Muitas vezes, a velocidade do conversor D/A paralelo não é, ou não pode ser utilizada, devido a que o bit de entrada está na forma de bit serial, o amplificador de saída é lento, ou o controle analógico que utiliza a saída do conversor D/A tem uma constante de tempo muito longa. Os conversores seriais D/A, trocam alguns excessos de velocidade pela simplicidade do circuito, poucos componentes e/ou baixo custo. Todos os conversores D/A seriais utilizam o princípio de operação ilustrado na fig.3.2.

O sinal de entrada binário-serial B_{S-B} controla a operação do conversor sobre a base de bit a bit. Se B_{S-B} é um “1” lógico durante o período de relógio T_i , a voltagem de referência V_{REF} é aumentada ao voltagem V_i , armazenando-se num capacitor, e a soma resultante é reduzida a uma metade; se B_{S-B} é um “0” lógico, V_i sozinho é reduzido a

uma metade.

O sinal de entrada binário-serial B_{S-B} controla a operação do conversor sobre a base de bit a bit. Se B_{S-B} é um "1" lógico durante o período de relógio T_i , a voltagem de referência V_{REF} é aumentada ao voltagem V_i , armazenando-se num capacitor, e a soma resultante é reduzida a uma metade; se B_{S-B} é um "0" lógico, V_i sozinho é reduzido a uma metade.




Fig.3.2 Conversor D/A Serie.

O resultado desta operação é uma voltagem V_{i+1} , o qual é armazenado num capacitor, tal que este estará disponível no próximo período de relógio T_{i+1} . Matematicamente V_{i+1} pode ser representada como:

$$V_{i+1} = (V_i + B_i V_{REF})/2 \quad \dots\dots\dots (3.3)$$

onde B_i é 0 ou 1, dependendo se B_{S-B} é um "0" ou "1" lógico, respectivamente, durante T_i .

A voltagem armazenada no capacitor no último tempo do bit de B_{S-B} , representa a saída

do conversor. Desde que a saída é disponível, somente por um curto intervalo de tempo durante cada palavra, um circuito amostragem/retenção (sample / hold) deve ser aumentado para fornecer uma voltagem de saída DC constante.

3.1.3 CONVERSOR A/D DE APROXIMAÇÕES SUCESSIVAS

Representa um excelente compromisso entre os requerimentos de resolução e velocidade de conversão [41]. A grande maioria de conversores A/D de propósito geral que são usados em telecomunicações, processamento de dados, e interface com microprocessadores, estão dentro desta categoria. A relação de conversão de conversores por aproximações sucessivas, estão na faixa de uns poucos microsegundos a uns poucos centos de microsegundos, e suas características de resolução e precisão são primariamente determinadas pela subseção conversora D/A do sistema.

O princípio de operação reconhece o processo de pesagem por aproximação sucessiva, utilizando um conjunto de pesos. Por exemplo, quando um peso X menor que 1 Kg vai ser pesado, este é primeiro comparado com um peso de 500 gr. Se este é muito pesado, então um peso de 200 gr é aumentado. Se o peso é mais leviano que 500 gr então este é removido e se experimenta com um peso de 200 gr e assim até que X é pesado com a precisão requerida. O princípio do conversor por aproximações sucessivas é baseado na mesma idéia. Ou seja, determina-se o valor dos vários bits, um depois do outro, da palavra binária representando V_x , começando com o MSB. A seguinte expressão é utilizada para V_x :

$$V_x = V_{REF} (B_1 2^{-1} + B_2 2^{-2} + \dots + B_N 2^{-N}) \quad (3.4)$$

O procedimento de operação é como segue:

No estágio um, V_x é comparado com $V_1 = V_{REF}/2$; se V_x é maior que V_1 então $B_1 = 1$ e $V_{REF}/4$ deve ser aumentado; se V_x é menor que V_1 então $B_1 = 0$ e $V_{REF}/2$ é substituída por $V_{REF}/4$.

No estágio dois, V_x é comparado com $V_{REF}/4$ ou $3V_{REF}/4$, que é $V_2 = B_1 (V_{REF}/2 + V_{REF}/4)$ dependendo do resultado da comparação prévia. Se V_x é maior que V_2 , então $B_2 = 1$ e $V_{REF}/8$ deve ser aumentado. Se V_x é menor que V_2 , então $B_2 = 0$ e $V_{REF}/4$ é substituído por $V_{REF}/8$.

O processo é repetido com as várias voltagens $V_{REF}/8, V_{REF}/16, \dots$, até $V_{REF}/2^N$.

Depois da última comparação, quando $V_{REF}/2^N$ pode ser verificado que :

$$V_x - V_{REF} (B_1 2^{-1} + B_2 2^{-2} + \dots + B_N 2^{-N}) < V_{REF}/2^N$$

A soma dos pesos obtidos representam uma aproximação bastante próxima de V_x tomando em conta a precisão requerida.

As análises dos vários estágios do processo de conversão, revelam os três elementos funcionais essenciais de um conversor por aproximações sucessivas:

Pesos de voltagem devem ser gerados, e para este fim um DAC é utilizado.

Quando é necessário comparar duas voltagens então um comparador é requerido.

O sinal de saída deste comparador, deve ser processado antes que possa ser usado pelo controle do DAC. Isto é realizado por um comando ou lógica de controle. A fig.3.3 mostra o diagrama funcional em blocos do conversor, e a fig.3.4 mostra a mudança das voltagens de saída V do DAC durante a operação de conversão, de acordo ao valor de

voltagem V_x e para uma palavra de 3 bits.




Fig.3.3 Diagrama Funcional em Blocos do Conversor por Aproximações Sucessivas.




Fig.3.4 Diagrama de Decisão para um Conversor A/D de Aproximações Sucessivas de 3 bits.

3.1.4 CONVERSOR A/D EM PARALELO

Este é o mais simples e mais rápido conversor A/D de todos. Ele opera quase simultaneamente, e é limitado somente pelos atrasos do comparador e por umas poucas portas lógicas [41]. Este tipo de conversor utiliza um comparador analógico, separado

com uma referência fixa para cada nível de quantização na palavra digital, desde zero até o fundo de escala. Então as saídas destes comparadores são apropriadamente interligadas para o circuito decodificador que vai produzir uma saída digital paralela. Na fig.3.5 mostra-se um diagrama em blocos de um conversor A/D paralelo.




Fig.3.5 Diagrama de Blocos do Conversor A/D Paralelo ou Flash

Para este conversor, uma resolução de N - bits implica 2^N-1 comparadores e a mesma quantidade para os níveis de referência. É assim que este conversor cresce em complexidade e números de componentes quando aumenta-se o número de bits. O conversor A/D em paralelo é utilizado em compressão de largura de banda em vídeo, transmissão de vídeo digital, recepção e gravação, análises de sinal de radar e redução de ruído. Estas aplicações requerem relações de conversão na faixa de 5 Mhz (5×10^6 conversões por segundo) a 50 Mhz, o qual não podem fazer outras técnicas de conversão.

3.1.5 CONVERSOR A/D SERIE - PARALELO

Este conversor retém algo das maiores vantagens de velocidade dos conversores paralelos e a complexidade de circuito reduzido do conversor serie [40]. Na fig.3.6 mostra-se o bloco funcional do conversor (M + K) bits série - paralelo.

Nesta configuração pode-se notar que a conversão se faz primeiro de uma maneira grosseira para determinar os M bits mais significativos. A seguir, os resultados são convertidos de novo a um sinal analógico, V_2 , o qual é subtraído da atual entrada analógica. O sinal resultante ($V_X - V_2$) é amplificada por um fator de 2^M e convertida em K bit menos significativos. Os valores de M e K são escolhidos para que os circuitos sejam simétricos.




Fig.3.6 Conversor A/D Serie-Paralelo de (M+K) bits.

O princípio de conversão série - paralelo pode ser ilustrado da seguinte maneira, para um conversor de 8 bits.

A saída binária D1 para o conversor A/D 1 pode ser expressado como:

$$D_1 = \frac{V_{in}}{V_{FS}} = \frac{B_0}{2^1} + \frac{B_1}{2^2} + \frac{B_2}{2^3} + \frac{B_3}{2^4} \dots\dots\dots (3.5)$$

A saída do conversor D/A é:

$$V_2 = D_1 V_{FS} \quad \dots\dots\dots (3.6)$$

O qual é subtraída desde V_{in} e amplificado por um ganho A para dar V_3

$$V_3 = A (V_{in} - V_2) \quad \dots\dots\dots (3.7)$$

A equação (3.7) é convertida numa palavra binária de 4 bits D_2 ,

$$D_2 = \frac{V_3}{V_{FS}} = \frac{B_4}{2^1} + \frac{B_5}{2^2} + \frac{B_6}{2^3} + \frac{B_7}{2^4} \quad \dots\dots\dots (3.8)$$

Das equações acima, pode-se expressar as relações de entrada - saída do conversor como:

$$D = D_1 + D_2/A \quad \dots\dots\dots (3.9)$$

o qual, para $A = 2^M = 2^4$, resulta o seguinte:

$$D = \frac{B_0}{2^1} + \frac{B_1}{2^2} + \frac{B_2}{2^3} + \frac{B_3}{2^4} + \frac{1}{2^4} \left(\frac{B_4}{2^1} + \frac{B_5}{2^2} + \frac{B_6}{2^3} + \frac{B_7}{2^4} \right) = \frac{V_{in}}{V_{FS}} \quad (3.10)$$

$$D = \frac{B_0}{2^1} + \frac{B_1}{2^2} + \frac{B_2}{2^3} + \frac{B_3}{2^4} + \frac{B_4}{2^5} + \frac{B_5}{2^6} + \frac{B_6}{2^7} + \frac{B_7}{2^8} \quad \dots\dots\dots (3.11)$$

Esta é a função de transferência desejada de um conversor A/D de 8 bits, onde V_{in} é a voltagem a ser convertida (entrada), V_{FS} é a voltagem de fundo de escala (referência), V_2 é a voltagem de saída do conversor D/A e V_3 a voltagem na saída do amplificador.

Na implementação da conversão série - paralelo, cada um dos componentes do conversor tem uma resolução relativamente reduzida e suas características de precisão e linearidade devem ser suficientes para assegurar $(M+K)$ bit total de resolução.

As características dos conversores A/D e D/A, são similares mas diferem da forma como são definidos, desde que o tipo de sinais de entrada e saída sejam trocáveis.

As características destes conversores são [41]:

- Função de Transferência.
- Amplitude da Voltagem de saída ($V_{m\acute{a}x}$).
- Resolução.
- tempo de Conversão.
- Precisão.

Neste capítulo apresentou-se noções básicas dos conversores A/D e D/A. Explicou-se com maior detalhe as arquiteturas dos conversores, devido a que baseádonos nelas adaptaremos os algoritmos em modo voltagem ao modo corrente, para logo projetar o conversor de 8 bits.

4 ALGORITMOS DOS CONVERSORES A/D E D/A E ADAPTAÇÃO PARA MODO CORRENTE

Neste capítulo vamos estudar os diferentes algoritmos dos conversores A/D e D/A que processam voltagens e adaptá-los ao modo corrente. Veremos a praticidade e conveniência desta adaptação, porque quando se processa corrente as aproximações de circuitos são mais simples e em geral requerem um menor número de componentes.

4.1 ALGORITMO DO CONVERSOR A/D SÉRIE - PARALELO DE 8 BITS E ADAPTAÇÃO AO MODO CORRENTE

Baseados na configuração do circuito da fig.3.6 e as equações desde (3.5) até (3.11), pode-se adaptar esse sistema à técnica em modo corrente conforme o conversor desenvolvido para correntes apresentado na fig.4.1.




Fig.4.1 Conversor A/D Série-Paralelo de 8 bits Adaptado para Correntes

Da fig.4.1 podemos adaptar as equações (3.5) a (3.11) ao modo corrente:

$$D_1 = \frac{I_{in}}{I_R} = \frac{B_0}{2^1} + \frac{B_1}{2^2} + \frac{B_2}{2^3} + \frac{B_3}{2^4} \dots (4.1)$$

A saída do conversor D/A é :

$$I_2 = I_R D_1 \dots (4.2)$$

A qual é subtraída de I_{in} e amplificada por um ganho A para dar I_3 ,

$$I_3 = 2^M (I_{in} - I_2) \dots (4.3)$$

a equação (4.3) é convertida numa palavra binária D_2 de 4 bits,

$$D_2 = \frac{I_3}{I_R} = \frac{B_4}{2^1} + \frac{B_5}{2^2} + \frac{B_6}{2^3} + \frac{B_7}{2^4} \dots (4.4)$$

Das equações (4.1) a (4.4) pode-se expressar a relação entrada - saída do conversor de 8 bits, para $M=4$;

$$D = \frac{I_{in}}{I_R} = D_1 + \frac{D_2}{2^M} \dots (4.5)$$

para $2^M = 2^4$ e resolvendo (4.5) temos :

$$D = \frac{B_0}{2^1} + \frac{B_1}{2^2} + \frac{B_2}{2^3} + \frac{B_3}{2^4} + \frac{B_4}{2^5} + \frac{B_5}{2^6} + \frac{B_6}{2^7} + \frac{B_7}{2^8} \dots (4.6)$$

O algoritmo de conversão do conversor A/D de 8 bits adaptado para correntes, apresenta então a mesma função de transferência que para o conversor A/D em modo voltagem.

4.2 ALGORITMO DE UM CONVERSOR A/D NÃO CONVENCIONAL DE 4 BITS EM VOLTAGEM E SUA ADAPTAÇÃO AO MODO CORRENTE

A adaptação deste conversor não convencional de 4 bits em modo voltagem [45] ao modo corrente será utilizada para implementar o conversor A/D de 4 bits em modo corrente, que está incluso no conversor de 8 bits adaptado para correntes. O conversor

não convencional de 4 bits mostrado na fig.4.2 é um circuito simples, que nos permite visualizar a utilidade da técnica em modo corrente.

As tensões V_1 , V_2 , V_3 e V_4 são comparadas com a tensão de entrada V_{in} , de tal maneira que o algoritmo deste circuito é:

$$V_1 = \frac{V_R}{2} \quad (V_{in} > V_1, A = 1 ; V_{in} < V_1, A = 0) \dots\dots\dots (4.7)$$

$$V_2 = A \frac{V_R}{2} + \frac{V_R}{4} \quad (V_{in} > V_2, B = 1 ; V_{in} < V_2, B = 0) \dots\dots\dots (4.8)$$

$$V_3 = A \frac{V_R}{2} + B \frac{V_R}{4} + \frac{V_R}{8} \quad (V_{in} > V_3, C = 1 ; V_{in} < V_3, C = 0) \dots\dots\dots (4.9)$$

$$V_4 = A \frac{V_R}{2} + B \frac{V_R}{4} + C \frac{V_R}{8} + \frac{V_R}{16} \quad (V_{in} > V_4, D = 1 ; V_{in} < V_4, D = 0) \dots\dots\dots (4.10)$$




Fig.4.2 Conversor A/D não Convencional de 4 bits

Das equações concluímos que a obtenção de um bit depende do resultado do bit anterior. Então, este algoritmo tem uma semelhança com o algoritmo de “**aproximações sucessivas**”. O tempo de conversão é, a grosso modo, quatro vezes o tempo de atraso

do comparador.

As equações (4.7) ao (4.10) que são do conversor não convencional, serão agora adaptadas para corrente. Ou seja, o sinal de entrada analógico será uma corrente e a saída será um código binário de níveis compatíveis com TTL.

$$I_1 = \frac{I_R}{2} \quad (I_{in} > I_1, B0 = 1 ; I_{in} < I_1, B0 = 0) \dots\dots\dots (4.11)$$

$$I_2 = B0\frac{I_R}{2} + \frac{I_R}{4} \quad (I_{in} > I_2, B1 = 1 ; I_{in} < I_2, B1 = 0) \dots\dots\dots (4.12)$$

$$I_3 = B0\frac{I_R}{2} + B1\frac{I_R}{4} + \frac{I_R}{8} \quad (I_{in} > I_3, B2 = 1 ; I_{in} < I_3, B2 = 0) \dots\dots\dots (4.13)$$

$$I_4 = B0\frac{I_R}{2} + B1\frac{I_R}{4} + B2\frac{I_R}{8} + \frac{I_R}{16} \quad (I_{in} > I_4, B3 = 1 ; I_{in} < I_4, B3 = 0) \dots\dots (4.14)$$

Onde B0, B1, B2 e B3 são os números de bits e I₁, I₂, I₃ e I₄ são as correntes que vão ser comparadas com a corrente de entrada I_{in}.

De acordo com as equações (4.11) até (4.14), podemos implementar um diagrama funcional do conversor algorítmico em modo corrente de 4 bits. Isto é mostrado na fig.4.3.

As saídas deste conversor são obtidas analogicamente, sem intervenção de um circuito digital, diferente da estrutura clássica de conversão por aproximações sucessivas. Quando se utiliza um relógio só deve ser para armazenar as saídas binárias em um banco de registradores. Como podemos notar, o ADC é conceitualmente simples.

4.3 ALGORITMO DO CONVERSOR D/A DE 4 BITS EM MODO CORRENTE

A função de transferência de um conversor D/A está referenciada para voltagens, contrariando a natureza do conversor que é fornecer corrente. Nos DACs regularmente a tensão de saída é obtida mediante um amplificador operacional, que faz a conversão

corrente - voltagem como se mostra em [41].




Fig.4.3 Diagrama Funcional do Conversor Algorítmico em Modo Corrente de 4 bits

Para nosso caso, utilizamos um conversor D/A de 4 bits de peso binário, onde os pesos binários estão representados pelas fontes de corrente constantes. A fig.4.4 mostra a simples configuração do conversor D/A de 4 bits. Os valores das dimensões (W) dos transistores das fontes são escalados de acordo com o peso da corrente em cada ramificação. Pode-se escrever a função de transferência da seguinte maneira:

$$I_o = I_{REF} (B_0 2^{-1} + B_1 2^{-2} + B_2 2^{-3} + \dots + B_{N-1} 2^{-N}) \dots \dots \dots (4.15)$$

Neste conversor pode-se apreciar quatro transistores canal P, que servem como um “Buffer” de corrente para que o D/A se conecte com outros estágios.




Fig.4.4 Conversor D/A de 4 bits em Modo Corrente

Aqui, viu-se a adaptação dos algoritmos de modo tensão ao modo corrente. Adaptou-se todos os componentes do conversor A/D de 8 bits ao modo corrente. Por exemplo o conversor A/D de 4 bits algorítmico não convencional em modo tensão o qual não houvesse sido possível implementar em um circuito integrado. Depois o conversor D/A de 4 bits de modo tensão também foi adaptado ao modo corrente, fazendo trabalhar a ele naturalmente (em modo corrente).

Se aprecia a simplicidade para o projeto distos circuitos y a pouca quantidade de componentes para cada circuito. Portanto os circuitos ficam mais fáceis de serem projetados.

5 PROJETO DO CONVERSOR A/D DE 8 BITS MODO CORRENTE, IMPLEMENTANDO OS ALGORITMOS DOS CONVERSORES

Neste capítulo projetaremos os diferentes estágios do conversor A/D de 8 bits em modo corrente, estes são:

- * Conversor A/D de 4 bits modo corrente
 - Projeto dos espelhos de corrente em cascata de canal N.
 - Projeto das chaves.
 - Projeto dos espelhos de corrente de canal “N” e “P” (corrente de entrada a ser convertida).
 - Projeto dos inversores que formam parte do comparador de corrente.
- * Projeto do conversor D/A de 4 bits modo corrente.
- * Projeto do amplificador de corrente.

O conversor A/D de 8 bits se projetará com as seguintes características:

- Pouca área no CI, devido a que ela vai formar parte de um sistema maior.
- Pouca potência.
- Pouca velocidade, devido a que será utilizado em um sistema de sensores, para os quais a velocidade não é importante.
- Voltagem de alimentação 5 V.
- Corrente de referência para o DAC será igual a $16\ \mu\text{A}$ e para o ADC será de $8\ \mu\text{A}$.
- A corrente de entrada (I_{in}), a ser convertida, terá um valor de $0 < I_{in} \leq 16\ \mu\text{A}$.

De acordo com essas características começamos o projeto do conversor.

5.1 PROJETO DO CONVERSOR A/D DE 4 BITS MODO CORRENTE

As equações (4.11) até (4.14) formam o algoritmo de conversão deste conversor A/D de 4 bits modo corrente. Da fig.4.3 podemos projetar as fontes de corrente e os comparadores de corrente, os quais serão simples, já que nosso objetivo é a aplicação da técnica em modo corrente. Aplicada a técnica observa-se que a área utilizada neste conversor é mínima, a potência é notadamente reduzida, e a velocidade de conversão é consideravelmente alta.

Na fig.5.1 apresentamos o circuito completo do conversor e o dividimos em quatro partes. Primeiro os espelhos de corrente em cascata de canal N, para as fontes de referência, que são formadas pelos transistores M1 até M22; depois as chaves, que são formadas pelos transistores M23 a M28; também os espelhos de corrente em cascata de canal N e P para a fonte de entrada I_{in} , que está formado pelos transistores M29 a M44; e por último, os comparadores formados pelos transistores M45 a M60.

5.1.1 PROJETO DOS ESPELHOS DE CORRENTE EM CASCATA DE CANAL N

Como primeiro passo vamos fazer o cálculo dos espelhos de corrente em cascata de canal N, mas com base nos espelhos simples, para poder entender como serão projetados.




FIG.5.1 Conversor A/D de 4 Bits Modo Corrente

Um bloco analógico bastante utilizado no projeto de circuitos CMOS é o espelho de corrente [46, 47]. Este usa o seguinte princípio, se o potencial de porta a fonte de dois transistores MOS idênticos são iguais, então as correntes de canal serão iguais.

Na fig.5.2, o transistor Q1 é forçado a levar a corrente I_1 ; devido ao dreno e a porta estarem em curto circuito, a resistência de entrada no terminal se faz baixa e o potencial de porta por conseguinte se ajusta.




FIG.5.2 Espelho de Corrente Básico

A corrente I_1 é a fonte de corrente e a corrente I_2 é a saída ou a corrente espelhada. Q1 está em saturação porque $v_{D1} = v_{GS1}$, assumindo que Q2 também está em saturação então $v_{DS2} \geq v_{GS2} - V_{T2}$ é maior que V_{T2} portanto permite utilizar as equações na região de saturação do transistor MOS.

$$I = (\mu_o C_{ox}/2) (v_{GS} - V_T)^2 (W/L) (1 + \lambda v_{DS}) \dots\dots\dots (5.1)$$

Portanto da equação (5.1) temos para cada transistor as seguintes equações:

$$I_1 = (\mu_{o1} C_{ox1}/2) (v_{GS1} - V_{T1})^2 (W_1/L_1) (1 + \lambda_1 v_{DS1}) \dots\dots\dots (5.2)$$

$$I_2 = (\mu_{o2} C_{ox2}/2) (v_{GS2} - V_{T2})^2 (W_2/L_2) (1 + \lambda_2 v_{DS2}) \dots\dots\dots (5.3)$$

A relação da corrente de saída (espelhada I_2) com respeito a I_1 será:

$$\frac{I_2}{I_1} = \frac{\mu_{O2} C_{OX2}}{\mu_{O1} C_{OX1}} \frac{(V_{GS2} - V_{T2})}{(V_{GS1} - V_{T1})} \frac{(W_2/L_2)}{(W_1/L_1)} \frac{(1 + \lambda_2 V_{DS2})}{(1 + \lambda_1 V_{DS1})} \dots\dots\dots (5.4)$$

Como os transistores são processados em um mesmo circuito integrado os parâmetros físicos dos dois transistores são iguais, portanto:

$$\mu_{O1} = \mu_{O2} ; \quad C_{OX1} = C_{OX2} ; \quad V_{T1} = V_{T2} ; \quad \lambda_1 = \lambda_2$$

neste caso $V_{GS1} = V_{GS2}$, então se terá:

$$\frac{I_2}{I_1} = \frac{(W_2/L_2)}{(W_1/L_1)} \frac{(1 + \lambda_2 V_{DS2})}{(1 + \lambda_1 V_{DS1})} \dots\dots\dots (5.5)$$

Se assumirmos que $V_{DS1} = V_{DS2}$ (mesmo que nem sempre seja bom assumir esta igualdade) temos:

$$\frac{I_2}{I_1} = \frac{(W_2/L_2)}{(W_1/L_1)} \dots\dots\dots (5.6)$$

Os parâmetros geométricos da equação (5.6) estão sob o controle das dispersões de fabricação e do projetista.

Há três efeitos que podem ocasionar que o espelhamento não seja o ideal a como está na equação (5.6). Estes três efeitos são: (1) Modulação de comprimento de canal, (2) offset limiar entre os dois transistores, e (3) casamento geométrico imperfeito. Estes efeitos são encontrados com mais detalhes em [46].

“Um bom espelho de corrente ou amplificador de corrente terá voltagens de dreno - fonte idênticos e uma alta resistência de saída” [47]. Analisando o espelho de corrente, fig.5.2, para pequeno sinal obtemos o seguinte circuito equivalente, fig.5.3, onde r_o é a

resistência da fonte de corrente I_1 e V_{in} é a voltagem de prova ligada ao dreno de Q_2 , para medir a impedância de saída do circuito.




Fig.5.3 Circuito Equivalente do Espelho de Corrente Básico

Então a impedância de saída será:

$$r_{out} = \frac{v_{in}}{I_{in}} = r_{d2} = \frac{1}{g_{d2}} = \frac{1 + \lambda v_{D2}}{\lambda i_{D2}} \quad (5.7)$$

O cálculo dos valores de um espelho simples, como o mostrado na fig.5.2, será de acordo aos seguintes dados :

$$I_1 = I_{REF}/2 = 8\mu A \quad (\text{Corrente de Referência})$$

$$I_2 = 8\mu A \quad (\text{Corrente Espelhada})$$

M_1 e M_2 são transistores NMOS idênticos.

$$\mu_{N1}, \mu_{N2} = 510 \text{ cm}^2 / \text{V-S} \quad (\text{Para tecnologia CMOS, ES2 de } 1,2 \mu m)$$

$$V_{GS1} = V_{GS2}$$

$$V_{T1} = V_{T2}$$

Utilizando a equação (5.6) e de acordo com os dados acima temos:

$$\left(\frac{W}{L}\right)_1 = \left(\frac{W}{L}\right)_2 \quad (5.8)$$

Calculando os valores geométricos dos dois transistores da equação (5.3), podemos

assumir que $\lambda_{V_{DS2}} \ll 1$, e que o excesso de voltagem V_{GS2} com respeito a V_{T2} é de 0.5 V

e $K'_N = (\mu_N C_{OX})/2$ portanto:

$$8 \mu A = 35.19 \mu A/V^2 (0.5 V)^2 (W/L)_2$$

$$(W/L)_2 = 0.909 \Rightarrow (W/L)_2 \cong 1$$

$$\text{de (5.8) temos : } (W/L)_1 = (W/L)_2 = 1 \quad \dots\dots\dots (5.9)$$

Segundo ES2 o valor mínimo de W para a tecnologia de 1,2 μm será de 3 μm , então para cumprir com a equação (5.9) e para manter valores de W dentro dos limites que impõe o layout do circuito nós utilizamos os seguintes valores para o circuito da fig.5.4:

$$W1 = W2 = W3 = W4 = W5 = 40 \mu m$$

$$W6 = W7 = W8 = 20 \mu m \quad (\text{aqui se requer a metade da corrente de referência})$$

$$W9 = W10 = 10 \mu m \quad (\text{requer a quarta parte da corrente de referência})$$

$$W11 = 5 \mu m \quad (\text{requer a oitava parte da corrente de referência})$$




Fig.5.4 Espelhos de Corrente para Corrente de Referência

Portanto o valor de L será de 40 μm devido ao resultado na equação (5.9). Forçados a ter este valor, os efeitos de canal curto ($L < 10 \mu m$) são desprezíveis, aumentando

também a condutância de dreno g_d . De acordo com [47], para $L = 10 \mu\text{m}$ tipicamente $\lambda \approx 0.03 \text{ V}^{-1}$ geralmente $\lambda \propto 1/L$.

Além do circuito ter um grande L , sempre tem certa variação na corrente espelhada. Para este conversor precisa-se de valores de corrente espelhada, os mais fiéis possíveis portanto iremos utilizar outros tipos de circuitos para espelhar com maior precisão e com uma impedância de saída mais alta que a dos espelhos “simples”. Este tipo de circuito é chamado de Wilson e o outro é chamado de espelho em cascata.

Os espelhos Wilson e em cascata são variações do espelho simples, como mostra-se na fig.5.5, onde foram aumentados alguns transistores [48, 49]




Fig.5.5 Espelhos de Corrente : (a) Wilson, (b) Cascata

Na fig 5.5-a temos o espelho de Wilson, então, se I_2 aumenta, V_1 resulta maior, isto resulta numa queda de V_3 o qual age então de maneira oposta ao incremento de I_2 . Assim, um laço de realimentação negativo existe, o qual tenta manter I_2 constante. Como o circuito é simétrico, a queda de voltagem dreno a fonte de Q_1 e Q_2 é equalizada e o mesmo acontece com o espelho em cascata.

Da fig.5.6 podemos obter as resistências de saída dos dois circuitos, portanto:

$$r_{out} = \frac{V_{in}}{I_{in}} = \frac{g_{m1} r_1 g_{m3} r_{d3}}{g_{m2}} = (g_{m1} r_1) \left(\frac{g_{m3}}{g_{m2}} \right) r_{d3} \quad (5.10)$$

para o espelho Wilson, onde g_{mN} são as transcondutâncias, $r_1 = r_o / r_{d1}$, r_{dN} é a resistência de dreno.




Fig.5.6 Circuitos Equivalentes de Pequeno Sinal (a) Wilson, (b) Cascata

Os valores típicos para g_m são mais ou menos 1 mA/V, r_d é da ordem de centenas de K Ω , portanto, $g_{m3} r_{d3} \gg 1$ e também $g_{m1} r_1 \gg 1$. Da equação (5.10), o valor do primeiro fator é em torno de 100 e o segundo valor é em torno de 1.

Então a impedância de saída r_{out} é duas ordens de magnitude maior que r_{d3} , ou quase 10M Ω . Para o espelho em cascata a resistência de saída será:

$$r_{out} = \frac{V_{in}}{I_{in}} = r_{d2} + r_{d3} + g_{m3} r_{d3} r_{d2} \cong (g_{m3} r_{d2}) r_{d3} \quad (5.11)$$

Parecido com o caso anterior, o incremento é mais ou menos 100 sobre a resistência de

saída do MOSFET. Além disso, a impedância interna r_o da fonte de corrente I_1 está em paralelo com $1/g_{m1} + 1/g_{m4}$, uma baixa impedância de entrada. Por tanto o efeito de carga é reduzida.

Então para que se cumpra $I_1 = I_2$ (da fig.5.5) deve-se ter :

$$\left(\frac{W}{L}\right)_1 = \left(\frac{W}{L}\right)_2 = \left(\frac{W}{L}\right)_3 = \left(\frac{W}{L}\right)_4 \quad \dots\dots\dots (5.12)$$

e do cálculo dos espelhos simples obtivemos : $W/L \cong 1$.

Portanto em (5.12) se tem :

$$\left(\frac{W}{L}\right)_1 = \left(\frac{W}{L}\right)_2 = \left(\frac{W}{L}\right)_3 = \left(\frac{W}{L}\right)_4 = 1$$

Os pesos para os diferentes ramaís são iguais que os da fig.5.4. Isto se mostra na fig.5.7.

Os valores serão os mesmos que para os espelhos simples :

$$M_1 = M_2 = \dots = M_{10} = W/L = 40/40$$

$$M_{11} = M_{12} = \dots = M_{16} = W/L = 20/40$$

$$M_{17} = M_{18} = \dots = M_{20} = W/L = 10/40$$

$$M_{21} = M_{22} = W/L = 5/40$$




Fig.5.7 Espelhos em Cascata para a Corrente de Referência

5.1.2 PROJETO DAS CHAVES

Os transistores para as chaves trabalham na zona de triodo (ou linear), por tanto;
para v_D pequeno ($v_D \ll v_{GS} - V_T$) :

$$I_D = \mu_N C_{OX} (W/L) (v_{GS} - V_T) v_{DS} \quad \dots\dots\dots (5.13)$$

A fig 5.8 mostra a chave NMOS utilizada para o circuito.




Fig.5.8 Chave NMOS

Para o nosso caso, a corrente que deve atravessar por cada chave é a mesma que circula por cada ramal dos espelhos em cascata. Então da fig.5.1 temos:

$$M_{23} = M_{24} = M_{25} = W/L = 1$$

$$M_{26} = M_{27} = W/L = 0.5$$

$$M_{28} = W/L = 0.25$$

Para :

$$I_{D23} = I_{D24} = I_{D25} = 8 \mu A ; (W/L) = 1; v_{GS} = 5 V; V_{TN} = 0.7 V \Rightarrow v_{DS} = 0.026 V$$

$$I_{D26} = I_{D27} = 4 \mu A; (W/L) = 0.5; v_{GS} = 5 V; V_{TN} = 0.7 V \Rightarrow v_{DS} = 0.026 V$$

$$I_{D28} = 2 \mu A; (W/L) = 0.25; v_{GS} = 5 V; V_{TN} = 0.7 V \Rightarrow v_{DS} = 0.026 V$$

As dimensões das chaves são :

$$M_{23} = M_{24} = M_{25} = (W/L) = 20/20$$

$$M_{26} = M_{27} = (W/L) = 10/20$$

$$M_{28} = (W/L) = 5/20$$

Na fig.5.9 mostra-se as chaves em série com os espelhos de corrente:




Fig.5.9 Chaves em Série com os Espelhos de Corrente em Cascata

Os ruídos que estão presentes nos transistores MOS são o térmico e $1/f$. Quando o transistor trabalha como chave em altas frequências, o ruído predominante é o térmico e quando acontece o contrario o predominante é o ruído $1/f$. Estes dois ruídos, limitam a precisão da corrente mas o efeito é pequeno com a técnica em modo corrente.

5.1.3 PROJETO DOS ESPELHOS DE CORRENTE DE CANAL "N" E "P"

(PARA CORRENTE DE ENTRADA A SER CONVERTIDA)

Temos que a corrente de entrada, I_{in} , tem uma corrente máxima de $16\mu A$, a qual vai ser espelhada quatro vezes. Estas correntes espelhadas são comparadas com as correntes de referência (I_{REF}). Na fig.5.10 vemos o circuito dos espelhos.

Então os cálculos são parecidos com os cálculos para os espelhos em cascata das correntes de referência. Portanto:

$$I_{in} = \frac{\mu_N C_{OX}}{2} \left(\frac{W}{L} \right)_N (v_{GS} - V_T)^2, \text{ para saturação} \quad (5.14)$$

$$I_{in} = 16 \mu A \quad ; \quad (\mu_N C_{OX})/2 = 35.19 \quad ; \quad v_{GS} - V_T = 0.5 V$$

$$M_{29} = M_{30} = \dots = M_{34} = \left(\frac{W}{L}\right)_N = 2$$

$$M_{35} = M_{36} = \dots = M_{44} = \left(\frac{W}{L}\right)_P = 5$$

Para $L_{N,P} = 10 \mu\text{m}$, temos:

$$M_{29} = M_{30} = \dots = M_{34} = \left(\frac{W}{L}\right)_N = \frac{20}{10}$$

$$M_{35} = M_{36} = \dots = M_{44} = \left(\frac{W}{L}\right)_P = \frac{50}{10}$$

5.1.4 CÁLCULO DOS INVERSORES QUE FORMAM PARTE DO COMPARADOR DE CORRENTE

O circuito comparador de correntes [30] é formado pelas fontes de referência (I_{REF}) e fontes de entrada (I_{in}). O sinal que aparece no ponto X está deformado, por isso precisa dos inversores para compor o sinal. Estes circuitos estão em tecnologia CMOS, portanto desenvolvem uma voltagem de saída compatível CMOS quando é ultrapassada a corrente de referência do comparador. A operação do circuito comparador de corrente pode ser explicada nos guiando da fig.5.11.




Fig.5.11 Inversores do Comparador de Corrente

Para $I_{in} = I_{REF}$ o potencial no ponto "X" dependerá dos parâmetros de transconductância das fontes de corrente, as quais são formadas por transistores CMOS. Quando $I_{in} > I_{REF}$, o potencial no ponto "X" eleva-se de tal maneira, que a voltagem de dreno do transistor na fonte I_{REF} aumenta para que as correntes das fontes permaneçam iguais, então a saída V_{out} é alta. Quando $I_{in} < I_{REF}$, o potencial no ponto "X" diminui, ou seja, a voltagem de dreno do transistor na fonte I_{REF} decresce, permitindo que as correntes de dreno dos transistores das fontes permaneçam iguais. Como vemos os comparadores de corrente são mais simples, requerem menos componentes e a utilização de área no CI é menor, assim como também o consumo de potência.

Para o cálculo das dimensões do inversor, tomamos como ponto de partida do projeto a região onde $V_{in} \approx V_{DD}/2$. O dispositivo "P" está em saturação igual que o dispositivo "N".

Então $I_{DSN} = -I_{DSP}$, portanto :

$$I_{DSN} = (\beta_N/2) (V_{in} - V_{TN})^2 \quad \dots\dots\dots (5.17)$$

$$I_{DSP} = -(\beta_P/2) (V_{in} - V_{DD} - V_{TP})^2 \quad \dots\dots\dots (5.18)$$

Igualando as equações (5.17) e (5.18) e desenvolvendo para V_{in} temos:

$$V_{in} = \frac{V_{DD} + V_{TP} + \sqrt{\frac{\beta_N}{\beta_P}}}{1 + \sqrt{\frac{\beta_N}{\beta_P}}} \quad , \text{ se } \beta_N = \beta_P$$

$$\text{Para : } V_{DD} = 5 \text{ V} \quad \mu_N = 510 \text{ cm}^2/\text{V-S}$$

$$V_{TP} = -1.1 \text{ V} \quad \mu_P = 210 \text{ cm}^2/\text{V-S}$$

$$V_{TN} = 0.7 \text{ V}$$

$$V_{in} = [5 + (-1.1) + (0.7) 1] / (1 + 1) = 2.3 \text{ V}$$

$$V_{in} = 2.3 \text{ V}$$

$$\beta_N = \beta_P \Rightarrow \mu_P C_{OX} \left(\frac{W}{L} \right)_P = \mu_N C_{OX} \left(\frac{W}{L} \right)_N$$

$$\left(\frac{W}{L} \right)_P = 2.43 \left(\frac{W}{L} \right)_N \dots\dots\dots (5.19)$$

$$I_{DSN} = (\beta_N/2)(V_{in} - V_{TN})^2 = (\beta_N/2) (2.3 - 0.7)^2$$

$$I_{DSN} = 90 \left(\frac{W}{L} \right)_N$$

para que o valor de $\left(\frac{W}{L} \right)_N$ não seja muito baixo, assumimos que $I_{DSN} = 45 \mu A$.

$$\left(\frac{W}{L} \right)_N = 0.5 \dots\dots\dots (5.20)$$

equação (5.20) em (5.19) :

$$\left(\frac{W}{L} \right)_P = 1.23$$

Como W não pode ser menor que 3 μm segundo a foundry (ES2) para a tecnologia de

1.2 μm temos que assumir o valor de L alto, por tanto para $L_{N,P} = 10 \mu m$ temos :

$$W_N = 5 \mu m$$

$$W_P = 12.3 \mu m$$

Em base a estas dimensões, teremos os tempos de atraso aproximado para cada inversor.

Fazendo os cálculos obteve-se um tempo de atraso de 2.6 nseg.

Com o projeto deste último dispositivo, completamos o projeto do conversor A/D de 4 bits em modo corrente.

5.2 PROJETO DO CONVERSOR D/A DE 4 BITS MODO CORRENTE

Redesenhando a fig.4.4 e colocando os nomes aos respectivos transistores teremos a fig.5.12. Para este projeto vamos utilizar os espelhos como redutores de corrente. A corrente de referência que é $I_{REF} = 16 \mu A$ será reduzida a $8 \mu A$, $4 \mu A$, $2 \mu A$, $1 \mu A$, de acordo com a corrente em cada ramal. Portanto, parecido ao projeto dos espelhos de corrente da equação (5.1) onde o transistor está em saturação, vamos achar os valores dos mesmos.

$$16 \mu A = (\mu_0 C_{OX} / 2) (v_{GS} - V_T)^2 (W/L)_1$$

$$16 \mu A = 35.19 (0.5)^2 (W/L)_1$$

$$(W/L)_1 = 1.82 \quad \Rightarrow \quad (W/L)_1 \cong 2$$

$$\text{Para : } I_{REF} = 2I_1 = 4I_2 = 8I_3 = 16I_4$$

Pela igualdade da equação (5.6), em nosso caso:

$$\frac{I_1}{I_{REF}} = \frac{W_2 L_1}{W_1 L_2} \quad \Rightarrow \quad \frac{I_{REF}}{2I_{REF}} = \frac{W_2 L_1}{W_1 L_2} \quad \Rightarrow \quad \frac{W_1}{L_1} = 2 \frac{W_2}{L_2}$$

Como consequência deste resultado, as dimensões dos outros transistores em função de $(W/L)_1$ serão:

$$\left(\frac{W}{L}\right)_1 = 2 \left(\frac{W}{L}\right)_2 = 4 \left(\frac{W}{L}\right)_3 = 8 \left(\frac{W}{L}\right)_4 = 16 \left(\frac{W}{L}\right)_5$$

$$\left(\frac{W}{L}\right)_{10} = 2 \left(\frac{W}{L}\right)_{11} = 4 \left(\frac{W}{L}\right)_{12} = 8 \left(\frac{W}{L}\right)_{13} = 16 \left(\frac{W}{L}\right)_{14}$$

Como W não deve ser menor que $3 \mu m$ o L vai ter que ser projetado para $30 \mu m$. Então temos:

$$W_1 = W_{10} = 60 \mu m, \quad W_2 = W_{11} = 30 \mu m, \quad W_3 = W_{12} = 15 \mu m$$

$$W_4 = W_{13} = 7.5 \mu m, \quad W_5 = W_{14} = 3.75 \mu m$$

Para as chaves os W's e L's serão iguais ao dos espelhos em cascata, ou seja, para cada ramificação haverá o valor apropriado. Da equação (5.13) vamos verificar que a voltagem de dreno - fonte é muito menor que a diferença de tensão de porta e limiar, ou seja $v_{DS} \ll v_{GS} - V_T$, para que o dispositivo esteja na zona linear.

$$M_6 = (W/L)_6 = 1$$

$$M_7 = (W/L)_7 = 1/2$$

$$M_8 = (W/L)_8 = 1/4$$

$$M_9 = (W/L)_9 = 1/8$$

Da equação (5.13):

$$8 \mu A = 70.38 \mu A/V^2 (1) (5 - 0.7) v_{DS6}$$

$$v_{DS6} = 0.026 V$$

Aqui verifica-se que o dispositivo está na região linear ($0.026 V \ll 4.3 V$).




Fig.5.12 Conversor D/A de 4 bits Modo Corrente

Da relação dos transistores $M_6, \dots, M_9$ podemos obter valores para $I_N = 30 \mu A$:

$$W_6 = 30 \mu m, \quad W_7 = 15 \mu m, \quad W_8 = 7.5 \mu m, \quad W_9 = 3.75 \mu m.$$

Estes são os valores para as chaves do conversor D/A.

O espelho de corrente de canal “P” em cascata, que serve como “Buffer de Corrente” para o conversor D/A vai ser projetado de acordo com a equação (5.1). Colocando como corrente máxima 16 μA que passará pelos transistores de canal “P” temos:

$$16 \mu\text{A} = 14.49 \mu\text{A}/\text{V}^2 (W/L)_P (0.5)^2$$

$$\left(\frac{W}{L}\right)_P = 4.4$$

Os quatro transistores terão os mesmos valores :

$$\left(\frac{W}{L}\right)_{15} = \left(\frac{W}{L}\right)_{16} = \left(\frac{W}{L}\right)_{17} = \left(\frac{W}{L}\right)_{18} = 4.4 \approx 5$$

para $L = 10 \mu\text{m}$

$$W_{15} = W_{16} = W_{17} = W_{18} = 50 \mu\text{m}$$

Este espelho vai servir para que a corrente do D/A dirija-se ao nó de subtração, onde a corrente resultado dessa subtração vai ser amplificada.

5.3 PROJETO DO AMPLIFICADOR DE CORRENTE

Da fig.4.1 podemos observar que o amplificador tem que ter na sua saída uma corrente 2^4 vezes a corrente diferença entre a corrente de entrada e a corrente do conversor D/A. Esta corrente diferença não vai ultrapassar o valor de 1 μA , porque a corrente de entrada (I_{in}) vai ser maior que a corrente do conversor D/A, só por uma pequena fração de corrente (μA) ou o máximo em 1 μA . Por exemplo, se a corrente de entrada é $I_{in} = 14.5 \mu\text{A}$, então a corrente de saída do conversor D/A será de 14 μA e a corrente diferença será de 0.5 μA e assim, para qualquer valor de corrente I_{in} , claro que dentro dos limites da corrente de fundo de escala.

Este amplificador de corrente será projetado como se projetaram os espelhos em cascata.

O amplificador terá 16 ramificações de transistores canal P.

Na fig.5.4 vemos o desenho do amplificador.

Como a máxima diferença entre I_{in} e I_{DAC} será de $1 \mu A$, utilizamos esse dado para achar os valores dos transistores. Da equação (5.1):

$$1 \mu A = 14.49 \mu A/V^2 (0.5)^2 V^2 \left(\frac{W}{L} \right)_p$$

$$\left(\frac{W}{L} \right)_p = 0.276 \quad \Rightarrow \quad \left(\frac{W}{L} \right)_p \approx 0.3$$

Então os transistores terão as mesmas dimensões :

$$\left(\frac{W}{L} \right)_1 = \left(\frac{W}{L} \right)_2 = \dots = \left(\frac{W}{L} \right)_{32} = 0.3$$

Para $L = 20 \mu m$ os W 's para todos os transistores serão iguais a $6 \mu m$.

E assim completa-se o projeto dos componentes do conversor A/D de 8 bits em modo corrente. O outro conversor A/D de 4 bits em modo corrente é igual ao já projetado.




Fig.5.13 Amplificador de Corrente $2^4 (I_{in} - I_{DAC})$

5.4 CÁLCULO DA ÁREA TOTAL DO CONVERSOR A/D DE 8 BITS MODO CORRENTE.

Agora faremos o cálculo das áreas dos diferentes circuitos que compõem o conversor A/D de 8 bits em modo corrente. Se deve ter presente que este cálculo é somente das áreas dos transistores de cada componente, e que a área total calculada aqui é a área que ocupa o conversor no CI.

Para o primeiro conversor A/D de 4 bits

- ◆ Espelho em cascata para a corrente de referência.

$$A_1 = 2.28 \times 10^{-8} \text{ m}^2.$$

- ◆ Chaves.

$$A_2 = 1.29 \times 10^{-9} + 4 \times 10^{-9} + 1 \times 10^{-10} = 1.7 \times 10^{-9} \text{ m}^2.$$

- ◆ Espelhos de corrente de canal N e P (para corrente a ser convertida)

$$A_3 = 1.2 \times 10^{-9} + 5 \times 10^{-9} = 6.2 \times 10^{-9} \text{ m}^2.$$

- ◆ Inversores

$$A_4 = 4 \times 10^{-10} + 9.84 \times 10^{-10} = 1.384 \times 10^{-9} \text{ m}^2.$$

A área total do conversor A/D de 4 bits será:

$$A_{t1} = A_1 + A_2 + A_3 + A_4 = 3.2084 \times 10^{-8} \text{ m}^2 = 0.032084 \text{ mm}^2.$$

O outro conversor é igual, portanto: $A_{t2} = 0.032084 \text{ mm}^2$.

Para o conversor D/A de 4 bits modo corrente.

- ◆ Espelhos em cascata.

$$\hat{A}_1 = (3.6 \times 10^{-9} + 1.8 \times 10^{-9} + 9 \times 10^{-10} + 4.5 \times 10^{-10} + 2.25 \times 10^{-10}) \cdot 2 = 1.395 \times 10^{-8} \text{ m}^2.$$

- ◆ Chaves.

$$\hat{A}_2 = 9 \times 10^{-10} + 4.5 \times 10^{-10} + 2.25 \times 10^{-10} + 1.125 \times 10^{-10} = 1.6875 \times 10^{-9} \text{ m}^2.$$

- ♦ Espelhos em cascata canal P.

$$\dot{A}_3 = (5 \times 10^{-10}) 4 = 2 \times 10^{-9} \text{ m}^2.$$

A área total do conversor D/A de 4 bits será:

$$\dot{A}_4 = 1.76375 \times 10^{-8} \text{ m}^2 = 0.0176375 \text{ mm}^2.$$

Para o Amplificador.

$$A''_1 = 3.84 \times 10^{-9} \text{ m}^2 = 0.00384 \text{ mm}^2.$$

Portanto a área que ocupa o conversor de 8 bits no CI é igual a:

$$A_T = 0.0856455 \text{ mm}^2.$$

Se tem reportado uma série de conversores A/D, os quais mostram características diversas de velocidade, resolução, tamanho dentro do CI e potência. Por exemplo um conversor A/D CMOS flash de 8 bits funcionando a 20 Mhz de frequência, com um área de 7.6 mm^2 do chip [50]. Um ADC bipolar flash de 8 bits alcançando uma relação de amostragem de 100 Mhz requerendo um área de 12 mm^2 do CI [51]. Para reduzir o tamanho do circuito utilizou-se a técnica de capacitor chaveado, no qual o sinal é representado pela voltagem armazenada em um capacitor. Como exemplo, um conversor ADC algorítmico utilizando a técnica de capacitores chaveados foi projetado, tendo um área de 0.3 mm^2 , com 8 bits de resolução e uma relação de amostragem de 8 KHz [52]. Um conversor algorítmico de maior resolução utilizando a técnica de correção de erros, alcançou 13 bits de resolução, com uma relação de amostragem de 8 KHz requerendo de 2 mm^2 de área [53]. Estes tipos de conversores têm a tendência de ser mais lentos que os conversores paralelos devido à necessidade de carregar e descarregar os vários nós do circuito varias vezes durante uma simples conversão [52]. Um dos fatores que contribuem à baixa velocidades dos conversores, especialmente para aproximações

sucessivas e os conversores algorítmicos é a necessidade de amplificadores de alto ganho, os quais são necessários para alcançar uma boa precisão [52].

Os ADC projetados em modo voltagem, com resoluções e velocidades de operação altas, requerem na maioria dos casos de circuitos de calibração adicional ou o uso de conjuntos múltiplos de CIs.

Quando combina-se as técnicas em modo corrente/voltagem as relações de amostragem melhoram. Um conversor com esta técnica foi reportado, alcança 14 bits de resolução com uma relação de conversão de 50 KHz, o CI fornece dois canais e ocupa 12mm^2 [54].

Com a técnica em modo corrente, nós temos reportes de um conversor A/D de 8 bits CMOS com uma relação de amostragem de aproximadamente 5 Mhz [55], ocupando 2mm^2 de área do CI. Logo, outro reporte de um conversor A/D de 6 bits, com um processo CMOS de $3\text{ }\mu\text{m}$, com uma relação de amostragem de 200 KHz, um consumo de potência de 5 mW e uma área de circuito total de 0.45 mm^2 [35] foi dada.

Como podemos apreciar, os conversores A/D em modo corrente apresentam uma série de vantagens com respeito a seus equivalentes em voltagens, como é a velocidade, potência e área ocupada pelo circuito.

5.5 LAYOUT DO CONVERSOR A/D DE 8 BITS MODO CORRENTE

Agora, passamos a mostrar os layouts das diferentes partes do conversor A/D de 8 bits: na fig 5.14 temos o layout do pad de entrada do conversor o qual é um diodo e uma resistência, que vai evitar danos devido a cargas eletrostáticas. Na fig 5.15 apresenta-se o layout do pad de saída do conversor, o qual é um buffer que vai ter a capacidade de fornecer corrente para 1 carga de 50 pF. Na fig 5.16 temos os inversores que formam parte do comparador de correntes, na fig 5.17 temos o amplificador de

correntes o qual é formado por um conjunto de 16 espelhos em cascata, número necessário para obter a corrente especificada no projeto. A fig 5.18 mostra o circuito para as correntes de referência I_{REF} e $I_{REF}/2$, este circuito recebe uma corrente de valor I_{REF} do exterior a qual vai ser distribuída dentro do CI para os respectivos conversores A/D e D/A internos. Na fig 5.19 apresentamos o layout do conversor A/D de 4 bits em modo corrente, este é uma das partes fundamentais do conversor de 8 bits. O layout do conversor D/A de 4 bits com “buffer” de saída (espelho em cascata canal P) é apresentado na fig 5.20. Logo temos a fig 5.21 onde se mostra o layout do conversor A/D de 8 bits modo corrente e circuitos para ampliar a resolução do mesmo, aqui estão embutidos todos os layouts apresentados anteriormente e por último temos o layout de alguns dos circuitos que formam parte do conversor A/D de 8 bits em modo corrente.

Os CI's foram implementados para a tecnologia $1,2\ \mu\text{m}$ da ES2 em CMOS. Como podemos apreciar são CI's de teste para comparar os resultados das simulações. Para um sistema onde o conversor A/D de 8 bits modo corrente forma parte dele, se terá que compactar mais o layout de tal maneira que ocupe menor espaço possível.




Fig 5.14 Pad de Entrada do Conversor




Fig 5.15 Pad de Saída do Conversor




Fig 5.16 Inversores que formam parte do Comparador de Correntes.




Fig 5.17 Amplificador de Corrente, formado por Espelhos em Cascata




Fig 5.18 Circuito para as correntes de Referência I_{REF} e $I_{REF}/2$





Fig 5.19 Conversor A/D de 4 Bits Modo Corrente



**Fig 5.20 Conversor D/A de 4Bits com “Buffer” de Saída
(espelho em cascata canal P)**




Fig 5.21 Layout do Conversor A/D de 8 bits Modo Corrente e Circuitos para Ampliar a resolução do mesmo.




Fig 5.22 Layout de alguns dos Circuitos que formam parte do Conversor A/D de 8 bits em Modo Corrente

6 SIMULAÇÕES DO CONVERSOR A/D

Neste capítulo é apresentado o resultado de simulações elétricas realizadas para verificar o comportamento das partes deste conversor. As simulações são feitas com o PSPICE.

Serão discutidos os resultados e se terão algumas conclusões.

As simulações realizadas são as seguintes:

- * Simulação do circuito de espelhos simples, para avaliar a precisão e o tempo de atraso do sinal de saída.
- * Simulação do circuito de espelhos em cascata, para avaliar a precisão, o tempo de atraso do sinal de saída e se fará a comparação com a simulação anterior.
- * Simulação dos espelhos de corrente para as correntes de referência, será feita uma análise transiente para ver o comportamento de um sinal constante durante um tempo. A simulação se faz com um sinal constante devido a que estas correntes de referência serão constantes.
- * Simulação dos espelhos de canal N e P para a corrente de entrada, será um análise DC para verificar a função de transferência. Logo se faz uma análise transiente para verificar o nível de saída e o tempo de atraso.
- * Simulação do comparador, se fará uma série de simulações para determinar a função de transferência, nível de saída e tempo de atraso. É um dos componentes mais importantes do conversor A/D. Do atraso do comparador pode-se avaliar aproximadamente o tempo de conversão do conversor.
- * Simulação do conversor D/A de 4 bits, se fará um análise transiente para ver o comportamento do sinal de saída com respeito ao tempo.

- * Simulação do amplificador, se fará uma série de simulações para verificar a exatidão do sinal de saída e para determinar o tempo de atraso.
- * Simulação do conversor A/D de 4 bits com espelhos em cascata, aqui quer se verificar a exatidão do sinal de saída para o análise DC e transiente.
- * Simulação do conversor A/D de 4 bits com espelhos em cascata e conversor D/A de 4 bits, também quer se verificar a exatidão do sinal de saída para o análise DC e transiente.
- * Simulação do conversor A/D de 4 bits com espelhos simples, esta simulação se fará para verificar o sinal de saída para um análise transiente e ser comparado com o conversor A/D de 4 bits com espelhos em cascata.

Com estas simulações pretende-se avaliar a taxa de conversão aproximada, e visualizar a linearidade dos diferentes componentes do conversor .

6.1 SIMULAÇÃO DO CIRCUITO DE ESPELHOS SIMPLES

* SIMULAÇÃO DE ESPELHOS DE CORRENTE SIMPLES.

VDD 3 0 DC 5

*IREF 0 1

IREF 0 1 PULSE(0 10.8U 0 1U 1U 10U 20U)

M1 1 1 0 0 NMOS L=40U W=40U

M2 2 1 0 0 NMOS L=40U W=40U

R 3 2 50K

*.DC IREF 0 8U 0.08U

*.PRINT DC I(R)

.TRAN 0.5U 50U

.PRINT TRAN I(IREF) I(R)

.PROBE

.MODEL NMOS NMOS LEVEL=2 TOX=2.5E-8 VTO=0.7 LD=0.125U NSUB=2E16
GAMMA=0.65

+ UO=510 UEXP=0.22 UCRIT=24.3K VMAX=54K DELTA=0.4 RSH=55 NEFF=4
LAMBDA=0

+ NFS=0 NSS=0 XJ=0.4U CJ=130U MJ=0.53 CJSW=620P MJSW=0.53 PB=0.68
CGDO=320P

+ CGSO=320P JS=2U

.MODEL PMOS PMOS LEVEL=2 TOX=2.5E-8 VTO=-1.1 LD=0.10U NSUB=5E16
GAMMA=0.87

+ UO=210 UEXP=0.33 UCRIT=51K VMAX=47K DELTA=0.4 RSH=75 NEFF=0.88
LAMBDA=0

+ NFS=0 NSS=0 XJ=0.5U CJ=490U MJ=0.46 CJSW=590P MJSW=0.46 PB=0.71
CGDO=320P

+ CGSO=320P JS=10U

.END


Com respeito à simulação do circuito de espelhos simples , podemos apreciar na fig.6.1 (a) o análise DC, onde a função de transferência é uma reta.

Isto nós indica que a corrente de saída é aproximadamente igual à corrente de entrada.

Devido a que L é grande ($10\mu\text{m}$) não dá para perceber que o valor da corrente é ligeiramente diferente.


Com respeito ao fig.6.1 (b), o análise transiente, observa-se que a corrente de saída é ligeiramente maior que a corrente de entrada. O tempo de atraso é mínimo. A forma de onda de saída é bastante similar à corrente de entrada.

ANALISE DC



(a)

ANALISE TRANSIENTE



(b)

Fig .6.1 Simulação do circuito de espelhos simples. (a) Análise DC, (b) Análise Transiente

6.2 SIMULAÇÃO DO CIRCUITO DE ESPELHOS EM CASCATA

* SIMULAÇÃO DE ESPELHOS DE CORRENTE EM CASCATA.

* VARIANDO $R=1K, \dots, 500K$

* FONTES DO CIRCUITO

VDD 5 0 DC 5

*IIN 0 1

IIN 0 1 PULSE(0 10.8U 0 1U 1U 10U 20U)

* TRANSISTORES DO ESPELHO EM CASCATA

M1 1 1 2 0 NMOS L=40U W=40U

M2 2 2 0 0 NMOS L=40U W=40U

M3 4 1 3 0 NMOS L=40U W=40U

M4 3 2 0 0 NMOS L=40U W=40U

R 5 4 50K

* ANALISES

* DC IIN 0 8U 0.1U

* PRINT DC I(R)

.TRAN 0.5U 50U

.PRINT TRAN I(IIN) I(R)

.PROBE

.MODEL NMOS NMOS LEVEL=2 TOX=2.5E-8 VTO=0.7 LD=0.125U NSUB=2E16
GAMMA=0.65

+ UO=510 UEXP=0.22 UCRIT=24.3K VMAX=54K DELTA=0.4 RSH=55 NEFF=4
LAMBDA=0

+ NFS=0 NSS=0 XJ=0.4U CJ=130U MJ=0.53 CJSW=620P MJSW=0.53 PB=0.68
CGDO=320P

+ CGSO=320P JS=2U

.MODEL PMOS PMOS LEVEL=2 TOX=2.5E-8 VTO=-1.1 LD=0.10U NSUB=5E16
GAMMA=0.87

+ UO=210 UEXP=0.33 UCRIT=51K VMAX=47K DELTA=0.4 RSH=75 NEFF=0.88
LAMBDA=0

+ NFS=0 NSS=0 XJ=0.5U CJ=490U MJ=0.46 CJSW=590P MJSW=0.46 PB=0.71
CGDO=320P


+ CGSO=320P JS=10U

.END

Na fig.6.2 (a) observamos que a função de transferência é uma reta. A corrente de saída é igual à corrente de entrada. Neste circuito a corrente é compensada de tal maneira que o circuito sempre tenta que a corrente de saída seja a mesma.


Na fig.6.2 (b) se tem o análise transiente onde observa-se que a amplitude da corrente de saída é igual à corrente de entrada. O tempo de atraso é maior que para um espelho simples, isto é devido a que o circuito tem uma realimentação.

ANALISE DC



(a)

ANALISE TRANSIENTE



(b)

Fig.6.2 Simulação do circuito de espelhos em cascata. (a) Análise DC, (b) Análise Transiente.

6.3 SIMULAÇÃO DOS ESPELHOS EM CASCATA PARA AS CORRENTES DE REFERÊNCIA.

* SIMULAÇÃO DOS ESPELHOS DE CORRENTE EM CASCATA PARA AS CORRENTES DE REFERÊNCIA

* FONTES DO CIRCUITO

IREF 0 1 DC 8UA

VDD 34 0 dc 5v

* Subcircuitos dos diferentes espelhos em cascata tipo N

.SUBCKT ESP0 1 2 3

M1 1 1 2 3 NMOS L=40U W=40U

M2 2 2 3 3 NMOS L=40U W=40U

.ENDS

.SUBCKT ESP1 1 2 4 5

M1 1 1 2 3 5 NMOS L=40U W=40U

M2 3 4 5 5 NMOS L=40U W=40U

.ENDS

.SUBCKT ESP2 1 2 4 5

M1 1 1 2 3 5 NMOS L=40U W=20U

M2 3 4 5 5 NMOS L=40U W=20U

.ENDS

.SUBCKT ESP3 1 2 4 5

M1 1 1 2 3 5 NMOS L=40U W=10U

M2 3 4 5 5 NMOS L=40U W=10U

.ENDS

.SUBCKT ESP4 1 2 4 5

M1 1 1 2 3 5 NMOS L=40U W=5U

M2 3 4 5 5 NMOS L=40U W=5U

.ENDS

X0 1 2 0 ESP0

X1 3 1 2 0 ESP1

X2 4 1 2 0 ESP1

X3 5 1 2 0 ESP1

X4 6 1 2 0 ESP1

X5 7 1 2 0 ESP2

X6 8 1 2 0 ESP2

X7 9 1 2 0 ESP2

X8 10 1 2 0 ESP3

X9 11 1 2 0 ESP3

X10 12 1 2 0 ESP4

R1 34 3 500K

R2 34 4 500K
 R3 34 5 500K
 R4 34 6 500K
 R5 34 7 500K
 R6 34 8 500K
 R7 34 9 500K
 R8 34 10 500K
 R9 34 11 500K
 R10 34 12 500K

.MODEL NMOS NMOS LEVEL=2 TOX=2.5E-8 VTO=0.7 LD=0.125U NSUB=2E16
 GAMMA=0.65
 + UO=510 UEXP=0.22 UCRIT=24.3K VMAX=54K DELTA=0.4 RSH=55 NEFF=4
 LAMBDA=0
 + NFS=0 NSS=0 XJ=0.4U CJ=130U MJ=0.53 CJSW=620P MJSW=0.53 PB=0.68
 CGDO=320P
 + CGSO=320P JS=2U

.MODEL PMOS PMOS LEVEL=2 TOX=2.5E-8 VTO=-1.1 LD=0.10U NSUB=5E16
 GAMMA=0.87
 + UO=210 UEXP=0.33 UCRIT=51K VMAX=47K DELTA=0.4 RSH=75 NEFF=0.88
 LAMBDA=0
 + NFS=0 NSS=0 XJ=0.5U CJ=490U MJ=0.46 CJSW=590P MJSW=0.46 PB=0.71
 CGDO=320P
 + CGSO=320P JS=10U

.PROBE
 .tran 5.0U 500u
 .print tran I(IREF) I(R2) I(R5) I(R8) I(R10)
 .END

Nesta simulação o circuito é alimentado com uma fonte de corrente constante (I_{REF}) já que ela não vai variar quando trabalhe no conversor.

As correntes I_{R2} , I_{R5} , I_{R8} e I_{R10} são valores múltiplos de I_{REF} por exemplo:

Se $I_{REF} = 8 \mu A$, então;

$I_{R2} = 8 \mu A$, $I_{R5} = 4 \mu A$, $I_{R8} = 2 \mu A$, $I_{R10} = 1 \mu A$.

As correntes referidas anteriormente são iguais as mostradas na fig 6.3.




Fig 6.3 Simulação dos espelhos em cascata para as correntes de referência.

6.4 SIMULAÇÃO DOS ESPELHOS EM CASCATA CANAL N E P PARA A CORRENTE DE ENTRADA

* SIMULAÇÃO DOS ESPELHOS DE CORRENTE CANAL N E P PARA I_{in}.

*I_{in} 0 29 dc 10.4uA

*I_{in} 0 29 PWL(0,5.4U,10uS,5.4U,10.00001uS,10.4U,20uS,10.4U,20.00001us,12.2u,
*+30us,12.2u,30.00001us,0)

*I_{in} 0 29

PWL(0,2.1U,2MS,2.1U,2.001MS,4.1U,4.1MS,4.1U,4.1002MS,6.1U,6.2MS,6.1U,
*+ 6.2003MS,10.1U,8.3MS,10.1U)

*I_{in} 0 29 PWL(0,2.1U,30US,2.1U,31US,4.1U,61US,4.1U,62US,6.1U,92US,6.1U,
*+ 93US,10.1U,123US,10.1U)

*I_{in} 0 29 PWL(0,2.1U,40US,2.1U,41US,4.1U,81US,4.1U,82US,6.1U,122US,6.1U,
*+ 123US,10.1U,163US,10.1U)

VDD 34 0 DC 5

I_{in} 0 29

*I_{in} 0 29 PULSE (0,16UA,0.5US,1.0US,1.0US,5.0U,8.0U)

* SUBCIRCUITOS DOS ESPELHOS EM CASCATA

.SUBCKT ESP5 1 2 3

M1 1 1 2 3 NMOS L=10U W=20U

M2 2 2 3 3 NMOS L=10U W=20U

.ENDS

.SUBCKT ESP6 1 2 4 5

M1 1 2 3 5 NMOS L=10U W=20U

M2 3 4 5 5 NMOS L=10U W=20U

.ENDS

.SUBCKT ESP7 1 2 3

M1 1 1 2 3 PMOS L=10U W=50U

M2 2 2 3 3 PMOS L=10U W=50U

.ENDS

.SUBCKT ESP8 1 2 4 5

M1 1 2 3 5 PMOS L=10U W=50U

M2 3 4 5 5 PMOS L=10U W=50U

.ENDS

X17 29 30 0 ESP5

X18 31 29 30 0 ESP6

X19 32 29 30 0 ESP6

X20 32 33 34 ESP7

X21 35 32 33 34 ESP8

X22 36 32 33 34 ESP8

X23 37 32 33 34 ESP8

X24 38 32 33 34 ESP8

R0 34 31 10K

R1 35 0 10K

```
R2 36 0 10K
R3 37 0 10K
R4 38 0 10K
```

```
.MODEL NMOS NMOS LEVEL=2 TOX=2.5E-8 VTO=0.7 LD=0.125U NSUB=2E16
GAMMA=0.65
+ UO=510 UEXP=0.22 UCRIT=24.3K VMAX=54K DELTA=0.4 RSH=55 NEFF=4
LAMBDA=0
+ NFS=0 NSS=0 XJ=0.4U CJ=130U MJ=0.53 CJSW=620P MJSW=0.53 PB=0.68
CGDO=320P
+ CGSO=320P JS=2U
```


```
.MODEL PMOS PMOS LEVEL=2 TOX=2.5E-8 VTO=-1.1 LD=0.10U NSUB=5E16
GAMMA=0.87
+ UO=210 UEXP=0.33 UCRIT=51K VMAX=47K DELTA=0.4 RSH=75 NEFF=0.88
LAMBDA=0
+ NFS=0 NSS=0 XJ=0.5U CJ=490U MJ=0.46 CJSW=590P MJSW=0.46 PB=0.71
CGDO=320P
+ CGSO=320P JS=10U
```

```
.PROBE
.DC Iin 0 16U 0.1U
*.tran 0.5U 50.0U
.print DC I(R1)
*.print tran I(IIN) I(R1)
*.plot DC I(R0) I(R1)
*.plot tran I(R0) I(R1)
.END
```

Na fig 6.4 (a) o análise DC nos mostra que a corrente de saída é igual à corrente de entrada.


Na fig 6.4 (b) notamos que o resultado é parecido com a simulação do circuito de espelhos em cascata onde a amplitude da corrente de saída é igual à entrada. O tempo de atraso é igual que a simulação já mencionada.

ANALISE DC



(a)

ANALISE TRANSIENTE



(b)

Fig 6.4 Simulação dos espelhos em cascata canal N e P para a corrente de entrada . (a) Análise DC , (b) Análise Transiente.

6.5 SIMULAÇÃO DO COMPARADOR DE CORRENTE

* COMPARADOR

VDD 34 0 DC 5V

*VG 12 0 PULSE(5 0 0 1NS 1NS 1US 2US)

*IIN 0 4 PWL(0 0 256US 16U)

IIN 0 4 PWL(0 0 1US 10U)

*I1 0 4 DC 10U

*IIN 0 4 PULSE(0 10.8U 0US 1US 1US 10US 20US)

*IIN 0 4

IREF 0 1 DC 8UA

V1 12 10 DC 0

V2 11 12 DC 0

*V3 2 8 DC 0

M1 13 12 34 34 PMOS L=10U W=12.30U

M2 13 12 0 0 NMOS L=10U W=5U

M3 14 13 34 34 PMOS L=10U W=12.3U

M4 14 13 0 0 NMOS L=10U W=5U

M5 1 1 2 0 NMOS L=40U W=40U

M6 2 2 0 0 NMOS L=40U W=40U

M7 10 1 3 0 NMOS L=40U W=40U

M8 3 2 0 0 NMOS L=40U W=40U

M9 4 4 5 0 NMOS L=10U W=20U

M10 5 5 0 0 NMOS L=10U W=20U

M11 6 4 7 0 NMOS L=10U W=20U

M12 7 5 0 0 NMOS L=10U W=20U

M13 6 6 8 34 PMOS L=10U W=50U

M14 8 8 34 34 PMOS L=10U W=50U

M15 11 6 9 34 PMOS L=10U W=50U

M16 9 8 34 34 PMOS L=10U W=50U

*CL 14 0 20PF

.MODEL NMOS NMOS LEVEL=2 TOX=2.5E-8 VTO=0.7 LD=0.125U NSUB=2E16
GAMMA=0.65

+ UO=510 UEXP=0.22 UCRIT=24.3K VMAX=54K DELTA=0.4 RSH=55 NEFF=4
LAMBDA=0

+ NFS=0 NSS=0 XJ=0.4U CJ=130U MJ=0.53 CJSW=620P MJSW=0.53 PB=0.68
CGDO=320P

+ CGSO=320P JS=2U

.MODEL PMOS PMOS LEVEL=2 TOX=2.5E-8 VTO=-1.1 LD=0.10U NSUB=5E16
GAMMA=0.87

+ UO=210 UEXP=0.33 UCRIT=51K VMAX=47K DELTA=0.4 RSH=75 NEFF=0.88
LAMBDA=0

+ NFS=0 NSS=0 XJ=0.5U CJ=490U MJ=0.46 CJSW=590P MJSW=0.46 PB=0.71
CGDO=320P

+ CGSO=320P JS=10U

*.DC IIN 0 16U 0.1U

```
*.PRINT DC I(IIN) I(IREF) V(14)
.PROBE
.TRAN 0.1US 15US
.PRINT TRAN I(IIN) I(IREF) V(14)
.END
```

Com o comparador se fez uma serie de simulações já que este é um dos componentes mais importantes do conversor. Deste circuito depende o tempo de conversão e que os bits saiam com os valores de amplitude corretos.

Na fig 6.5 (a) e (b) nós temos os sinais de entrada e saída respectivamente. O sinal de entrada é um trem de pulsos (I_{in}) com uma corrente de referência (I_{REF}). Como vemos se o sinal de entrada é maior que I_{REF} na saída se terá uma voltagem de 5 volts, ou um bit "1". Se acontece o contrario, que o sinal de entrada seja menor que I_{REF} , na saída se terá 0 volts ou seja um bit "0". Pode-se apreciar que o sinal de saída tem um tempo de atraso mas este tempo vai ser verificado na fig 6.8 (a) e (b).

Na fig 6.7 (a) mostra-se o analise DC onde a corrente de entrada (I_{in}) varia de 0 a 16 μA e a corrente de referência (I_{REF}) é 8 μA e vemos que a voltagem de saída muda de valor de 0 até 5 volts.


Na fig 6.7 (a) e (b) temos outro analise transiente com sinais de entrada e saída respectivamente. A corrente de entrada, I_{in} , é uma rampa e a corrente de referência é uma constante (8 μA). Podemos apreciar que a voltagem de saída permanece no valor mesmo após I_{in} atingir o valor de I_{REF} e depois atinge os 5 volts.

Notamos também o atraso que tem o comparador para detectar esse cruzamento.


Na fig 6.8 (a) e (b) apresenta-se os sinais de entrada e saída respectivamente do analise transiente. Com estos gráficos vai-se definir o tempo do atraso do comparador.

Nós vemos que o tempo no qual cruzam as correntes I_{in} e I_{REF} é mais ou menos 0.8 μseg e quando a voltagem de saída reage a essa mudança é aos 3.8 μseg aproximadamente. Então o atraso do comparador é mais ou menos 3 μseg , com este tempo pode-se encontrar o tempo de conversão aproximado do conversor A/D de 4 bits.

ANALISE TRANSIENTE



(a)



(b)

Fig 6.5 Simulação do comparador de corrente. Análise transiente.

(a) Entrada, trem de pulsos com $T = 20\mu s$; (b) Saída.

ANALISE DC






Fig 6.6 Simulação do comparador de correntes, Análise DC.

ANALISE TRANSIENTE



(a)




(e)


Fig 6.7 Simulação do comparador de correntes. Análise transiente.

(a) Rampa de entrada, (b) Saída do comparador.

ANALISE TRANSIENTE



(a)



(b)

Fig 6.8 Simulação do comparador de correntes. Análise transiente.

(a) Pulso de entrada, (b) Saída.

6.6 SIMULAÇÃO DO CONVERSOR D/A DE 4 BITS

* CONVERSOR D/A COM ESPELHOS EM CASCATA.

VDD 24 0 DC 5V

IREF 0 1 DC 16U

v1 7 6 dc 0v

v2 8 2 dc 0v

v3 9 3 dc 0v

v4 10 4 dc 0v

v5 11 5 dc 0v

v6 12 0 pulse(5v 0 0 0.1u 0.1u 400u 800u)

v7 13 0 pulse(5v 0 0 0.1u 0.1u 200u 400u)

*V7 13 0 DC 5V

v8 14 0 pulse(5v 0 0 0.1u 0.1u 100u 200u)

*V8 14 0 DC 5V

v9 15 0 pulse(5v 0 0 0.1u 0.1u 50u 100u)

*V9 15 0 DC 0

V10 22 23 DC 0V

M1 1 1 16 0 NMOS L=30U W=60U

M2 2 1 17 0 NMOS L=30U W=30U

M3 3 1 18 0 NMOS L=30U W=15U

M4 4 1 19 0 NMOS L=30U W=7.5U

M5 5 1 20 0 NMOS L=30U W=3.75U

M6 6 12 8 0 NMOS L=30U W=30U

M7 6 13 9 0 NMOS L=30U W=15U

M8 6 14 10 0 NMOS L=30U W=7.5U

M9 6 15 11 0 NMOS L=30U W=3.75U

M10 16 16 0 0 NMOS L=30U W=60U

M11 17 16 0 0 NMOS L=30U W=30U

M12 18 16 0 0 NMOS L=30U W=15U

M13 19 16 0 0 NMOS L=30U W=7.5U

M14 20 16 0 0 NMOS L=30U W=3.75U

M15 7 7 21 24 PMOS L=10U W=50U

M16 22 7 25 24 PMOS L=10U W=50U

M17 21 21 24 24 PMOS L=10U W=50U

M18 25 21 24 24 PMOS L=10U W=50U

R 23 0 10K

.MODEL NMOS NMOS LEVEL=2 TOX=2.5E-8 VTO=0.7 LD=0.125U NSUB=2E16
GAMMA=0.65

+ UO=510 UEXP=0.22 UCRIT=24.3K VMAX=54K DELTA=0.4 RSH=55 NEFF=4
LAMBDA=0

+ NFS=0 NSS=0 XJ=0.4U CJ=130U MJ=0.53 CJSW=620P MJSW=0.53 PB=0.68
CGDO=320P

+ CGSO=320P JS=2U

.MODEL PMOS PMOS LEVEL=2 TOX=2.5E-8 VTO=-1.1 LD=0.10U NSUB=5E16
GAMMA=0.87

+ UO=210 UEXP=0.33 UCRIT=51K VMAX=47K DELTA=0.4 RSH=75 NEFF=0.88
LAMBDA=0

```

+ NFS=0 NSS=0 XJ=0.5U CJ=490U MJ=0.46 CJSW=590P MJSW=0.46 PB=0.71
CGDO=320P
+ CGSO=320P JS=10U
.PROBE
*.dc lin iin      1.000u 130.000u 1.000u ; *ipsp*
.TRAN 1.000u 1000.000u 0 ; *ipsp*
.PRINT TRAN I(V1) V(15) V(14) V(13) V(12)
*.PLOT TRAN I(V1) I(V10) V(15) V(14) V(13) V(12)
.option itl5=0


.END

```


Na fig 6.9 (a) e (b) temos os sinais de entrada e saída respectivamente. Notamos na saída que em alguns degraus a amplitude tem variações mínimas, as quais são causadas pelos transientes nas chaves do circuito. Os transientes são provocados pelas transições do sinal de entrada. A linearidade é quase exata, não tem offset que possa fazer que o sinal de saída apresente uma deriva.

A potência aproximada deste conversor é de $1,5 \times 10^{-4}$ W.

ANALISE TRANSIENTE



(a)



(b)

Fig 6.9 Simulação do conversor D/A de 4 bits. Análise transiente.

(a) Palavra digital de entrada, (b) Escada de saída.

6.7 SIMULAÇÃO DO AMPLIFICADOR

```

*AMPLIFICADOR DE CORRENTE 16(IIN-I2).
VDD 8 0 DC 5V
IIN 6 0 PWL(0,14.5UA,10.0US,14.5UA,10.001US,0)
*IIN 6 0
IDAC 0 6 DC 14U
V2 17 18 DC 0
.SUBCKT AMP 1 2 3 4
M1 5 1 3 3 PMOS L=20U W=6U
M2 4 2 5 3 PMOS L=20U W=6U
.ENDS AMP
M1 6 6 7 8 PMOS L=20U W=6U
M2 7 7 8 8 PMOS L=20U W=6U
X1 7 6 8 17 AMP
X2 7 6 8 17 AMP
X3 7 6 8 17 AMP
X4 7 6 8 17 AMP
X5 7 6 8 17 AMP
X6 7 6 8 17 AMP
X7 7 6 8 17 AMP
X8 7 6 8 17 AMP
X9 7 6 8 17 AMP
X10 7 6 8 17 AMP
X11 7 6 8 17 AMP
X12 7 6 8 17 AMP
X13 7 6 8 17 AMP
X14 7 6 8 17 AMP
X15 7 6 8 17 AMP
X16 7 6 8 17 AMP
R1 18 0 1K
.MODEL NMOS NMOS LEVEL=2 TOX=2.5E-8 VTO=0.7 LD=0.125U NSUB=2E16
GAMMA=0.65
+ UO=510 UEXP=0.22 UCRIT=24.3K VMAX=54K DELTA=0.4 RSH=55 NEFF=4
LAMBDA=0
+ NFS=0 NSS=0 XJ=0.4U CJ=130U MJ=0.53 CJSW=620P MJSW=0.53 PB=0.68
CGDO=320P
+ CGSO=320P JS=2U
.MODEL PMOS PMOS LEVEL=2 TOX=2.5E-8 VTO=-1.1 LD=0.10U NSUB=5E16
GAMMA=0.87
+ UO=210 UEXP=0.33 UCRIT=51K VMAX=47K DELTA=0.4 RSH=75 NEFF=0.88
LAMBDA=0
+ NFS=0 NSS=0 XJ=0.5U CJ=490U MJ=0.46 CJSW=590P MJSW=0.46 PB=0.71
CGDO=320P
+ CGSO=320P JS=10U
.PROBE
*.DC IIN 14U 15U 0.05U
*.PRINT DC I(V2)

```

```
.TRAN 0.05U 15.00U
.PRINT TRAN I(IIN) I(IDAC) I(V2)
.END
```

Na fig 6.10 temos o análise DC onde a reta representa o valor amplificado da diferença da corrente de entrada e a corrente do conversor D/A (I_{DAC}).

Na fig 6.11 (a) e (b) temos o análise transiente com os sinais de entrada e saída respectivamente. Onde I_{in} é um pulso de $14.5 \mu A$ de amplitude e I_{DAC} é uma corrente constante de $14 \mu A$. O amplificador terá na sua entrada a diferença das correntes I_{in} e I_{DAC} o que é igual a $0.5 \mu A$. Na saída vemos que a corrente amplificada é de $8 \mu A$ já que o fator de amplificação é de 16. Também notamos que o tempo de atraso da corrente amplificada é igual ao tempo do sinal de entrada (I_{in}), depois ele cai a zero. Ou seja sem presença de corrente de entrada não há amplificação.

A potência aproximada é de $4.25 \times 10^{-5} W$.

ANÁLISE DC






Fig 6.10 Simulação do Amplificador. Análise DC

ANALISE TRANSIENTE



(a)



(b)

Fig 6.11 Simulação do Amplificador. Análise transiente.

(a) Pulso de entrada, (b) Saída.

6.8 SIMULAÇÃO DO CONVERSOR A/D DE 4 BITS COM ESPELHOS EM CASCATA.

* CONVERSOR ANALOGO-DIGITAL DE 4 BITS COM ESPELHOS EM CASCATA

```

IREF2 0 1 DC 8UA
IIN 0 29 PWL(0 0 512US 16U 512.001US 0U)
*IIN 0 29 DC 10.4UA
*IIN 0 29
PWL(0,5.4U,100US,5.4U,100.00001US,10.4U,200US,10.4U,200.00001US,12.2U,
*+300US,12.2U,300.00001US,0)
*IIN 0 29
PWL(0,2.1U,2MS,2.1U,2.001MS,4.1U,4.1MS,4.1U,4.1002MS,6.1U,6.2MS,6.1U,
*+ 6.2003MS,10.1U,8.3MS,10.1U,8.3003MS,0)
*IIN 0 29 PWL(0,2.1U,60US,2.1U,61US,4.1U,121US,4.1U,122US,6.1U,182US,6.1U,
*+ 183US,10.1U,243US,10.1U)
*IIN 0 29 PWL(0,2.1U,40US,2.1U,41US,4.1U,81US,4.1U,82US,6.1U,122US,6.1U,
*+ 123US,10.1U,163US,10.1U)
VDD 34 0 DC 5V
*SUBCIRCUITOS DOS DIFERENTES ESPELHOS EM CASCATA TIPO N
.SUBCKT ESP0 1 2 3
M1 1 1 2 3 NMOS L=40U W=40U
M2 2 2 3 3 NMOS L=40U W=40U
.ENDS
.SUBCKT ESP1 1 2 4 5
M1 1 1 2 3 5 NMOS L=40U W=40U
M2 3 4 5 5 NMOS L=40U W=40U
.ENDS
.SUBCKT ESP2 1 2 4 5
M1 1 1 2 3 5 NMOS L=40U W=20U
M2 3 4 5 5 NMOS L=40U W=20U
.ENDS
.SUBCKT ESP3 1 2 4 5
M1 1 1 2 3 5 NMOS L=40U W=10U
M2 3 4 5 5 NMOS L=40U W=10U
.ENDS
.SUBCKT ESP4 1 2 4 5
M1 1 1 2 3 5 NMOS L=40U W=5U
M2 3 4 5 5 NMOS L=40U W=5U
.ENDS
*SUBCIRCUITOS DAS CHAVES QU ESTÃO LIGADAS AOS ESPELHOS
.SUBCKT CHAVE0 1 2 3
M1 1 1 2 3 3 NMOS L=20U W=20U
.ENDS
.SUBCKT CHAVE1 1 2 3
M1 1 1 2 3 3 NMOS L=20U W=10U

```

```

ENDS
SUBCKT CHAVE2 1 2 3
M1 1 2 3 3 NMOS L=20U W=5U
.ENDS
*SUBCIRCUITOS DOS ESPELHOS EM CASCATA PARA A CORRENTE IIN
SUBCKT ESP5 1 2 3
M1 1 1 2 3 NMOS L=10U W=20U
M2 2 2 3 3 NMOS L=10U W=20U
.ENDS
SUBCKT ESP6 1 2 4 5
M1 1 2 3 5 NMOS L=10U W=20U
M2 3 4 5 5 NMOS L=10U W=20U
.ENDS
SUBCKT ESP7 1 2 3
M1 1 1 2 3 PMOS L=10U W=50U
M2 2 2 3 3 PMOS L=10U W=50U
.ENDS
SUBCKT ESP8 1 2 4 5
M1 1 2 3 5 PMOS L=10U W=50U
M2 3 4 5 5 PMOS L=10U W=50U
.ENDS
*SUBCIRCUITO DO COMPARADOR
SUBCKT COMP 1 3 4 5
M1 2 1 4 4 PMOS L=10U W=12.3U
M2 3 2 4 4 PMOS L=10U W=12.3U
M3 2 1 5 5 NMOS L=10U W=5U
M4 3 2 5 5 NMOS L=10U W=5U
.ENDS
X0 1 2 0 ESP0
X1 3 1 2 0 ESP1
X2 4 1 2 0 ESP1
X3 5 1 2 0 ESP1
X4 6 1 2 0 ESP1
X5 7 1 2 0 ESP2
X6 8 1 2 0 ESP2
X7 9 1 2 0 ESP2
X8 10 1 2 0 ESP3
X9 11 1 2 0 ESP3
X10 12 1 2 0 ESP4
X11 14 17 4 CHAVE0
X12 15 17 5 CHAVE0
X13 16 17 6 CHAVE0
X14 21 23 8 CHAVE1
X15 22 23 9 CHAVE1
X16 26 27 11 CHAVE2
X17 29 30 0 ESP5
X18 34 29 30 0 ESP6
X19 32 29 30 0 ESP6

```

```

X20 32 33 34 ESP7
X21 35 32 33 34 ESP8
X22 36 32 33 34 ESP8
X23 37 32 33 34 ESP8
X24 38 32 33 34 ESP8
X25 12 39 34 0 COMP
X26 10 27 34 0 COMP
X27 7 23 34 0 COMP
X28 13 17 34 0 COMP
*MEDIDORES DE CORRENTE
V1 13 3 DC 0
V2 7 14 DC 0
V3 10 15 DC 0
V4 12 16 DC 0
V5 10 21 DC 0
V6 12 22 DC 0
V7 12 26 DC 0
V8 35 12 DC 0
V9 36 10 DC 0
V10 37 7 DC 0
V11 38 13 DC 0
*CARGAS DO CONVERSOR A/D DE 4 BITS
*CL1 39 0 50P
*CL2 27 0 50P
*CL3 23 0 50P
CL4 17 0 50P
.MODEL NMOS NMOS LEVEL=2 TOX=2.5E-8 VTO=0.7 LD=0.125U NSUB=2E16
GAMMA=0.65
+ UO=510 UEXP=0.22 UCRIT=24.3K VMAX=54K DELTA=0.4 RSH=55 NEFF=4
LAMBDA=0
+ NFS=0 NSS=0 XJ=0.4U CJ=130U MJ=0.53 CJSW=620P MJSW=0.53 PB=0.68
CGDO=320P
+ CGSO=320P JS=2U
.MODEL PMOS PMOS LEVEL=2 TOX=2.5E-8 VTO=-1.1 LD=0.10U NSUB=5E16
GAMMA=0.87
+ UO=210 UEXP=0.33 UCRIT=51K VMAX=47K DELTA=0.4 RSH=75 NEFF=0.88
LAMBDA=0
+ NFS=0 NSS=0 XJ=0.5U CJ=490U MJ=0.46 CJSW=590P MJSW=0.46 PB=0.71
CGDO=320P
+ CGSO=320P JS=10U
.PROBE
.DC IIN 0 16U 0.05U
.PRINT DC V(39) V(27) V(23) V(17)
*.TRAN 1U 300U ; *IPSP*
.OPTION ITL5=0
*.IC V(12)=0, V(10)=0, V(7)=0, V(13)=0
.END

```

Na fig 6.12 temos o análise DC, vemos que para cada intervalo de corrente de entrada temos os respectivos códigos binários de saída. Por exemplo para o intervalo de $1\mu\text{A}$ a $2\mu\text{A}$ temos na saída $B3 = 1$ (LSB) , $B2 = 0$, $B1 = 0$, $B0 = 0$ (MSB) , para o intervalo de corrente maior que $2\mu\text{A}$ até $3\mu\text{A}$ temos $B3 = 0$, $B2 = 1$, $B1 = 0$, $B0 = 0$ e assim por diante.

Na fig 6.13 (a) e (b) temos o análise transiente, com os sinais de entrada e saída respectivamente. A corrente de entrada I_{in} é uma rampa de 0 a $16\mu\text{A}$ e a corrente I_{REF} é uma constante ($8\mu\text{A}$). Na saída vemos os códigos binários de saída semelhantes aos códigos de saída do análise DC, mas no bit menos significativo vemos que se perdem alguns dados. Isto é devido tanto aos atrasos dos comparadores e espelhos em cascata, como também a que o conversor não tem circuitos de controle para poder manipular o sinal de entrada.

Como vimos na simulação do comparador o tempo de atraso do comparador é $3\mu\text{seg}$, então o tempo aproximado de conversão T_{CON} é:

$T_{CON} = N.T_D$, onde N é igual ao número de comparadores e T_D é o atraso no comparador.

O conversor A/D de 4 bits está trabalhando com 4 comparadores, por tanto:

$$T_{CON} = 4 (3\mu\text{seg}) = 12\mu\text{seg}.$$

mas o tempo de conversão será maior devido aos atrasos dos espelhos em cascata (da simulação dos espelhos em cascata) que para cada um deles é mais ou menos $1.5\mu\text{seg}$.

Como são 6 arranjos de espelhos em cascata do lado da corrente de entrada nós temos que o atraso aproximado é de $6 (1.5\mu\text{seg}) = 9\mu\text{seg}$. Por tanto o tempo de atraso total será de $21\mu\text{seg}$ mais ou menos. A potência é aproximadamente $3.65 \times 10^{-10} \text{ W}$.

ANALISE DC






Fig 6.12 Simulação do conversor A/D de 4 bits com espelho em cascata.

Análise DC.

ANALISE TRANSIENTE



(a)



(b)

Fig 6.13 Simulação do conversor A/D de 4 bits com espelhos em cascata.

Análise transiente. (a) Rampa de entrada, (b) Palavra digital de saída.

6.9 SIMULAÇÃO DO CONVERSOR A/D DE 4 BITS COM ESPELHOS EM CASCATA E CONVERSOR D/A DE 4 BITS.

```
* CONVERSOR ANALOGO-DIGITAL DE 4 BITS COM ESPELHOS EM
CASCATA E CONVERSOR D/A DE 4 BITS
IREF1 0 101 DC 16U
IREF2 0 1 DC 8UA
*IIN 0 29 PWL(0 9.5UA 12US 9.5UA 12.001US 0)
IIN 0 29 PWL(0 0 1000US 16U 1000.001US 0)
*IIN 0 29 DC 11UA
*IIN 0 29
PW1 (0,5.4U,100US,5.4U,100.00001US,10.4U,200US,10.4U,200.00001US,12.2U,
*+ 300US,12.2U,300.00001US,0)
*IIN 0 29
PWL(0,2.1U,2MS,2.1U,2.001MS,4.1U,4.1MS,4.1U,4.1002MS,6.1U,6.2MS,6.1U,
*+ 6.2003MS,10.1U,8.3MS,10.1U,8.3003MS,0)
*IIN 0 29 PWL(0,2.1U,60US,2.1U,61US,4.1U,121US,4.1U,122US,6.1U,182US,6.1U,
*+ 183US,10.1U,243US,10.1U)
*IIN 0 29 PWL(0,2.1U,40US,2.1U,41US,4.1U,81US,4.1U,82US,6.1U,122US,6.1U,
*+ 123US,10.1U,163US,10.1U)
VDD 34 0 DC 5V
*SUBCircuitos DOS Diferentes ESPELHOS EM CASCATA TIPO N
.SUBCKT ESP0 1 2 3
M1 1 1 2 3 NMOS L=40U W=40U
M2 2 2 3 3 NMOS L=40U W=40U
.ENDS
.SUBCKT ESP1 1 2 4 5
M1 1 2 3 5 NMOS L=40U W=40U
M2 3 4 5 5 NMOS L=40U W=40U
.ENDS
.SUBCKT ESP2 1 2 4 5
M1 1 2 3 5 NMOS L=40U W=20U
M2 3 4 5 5 NMOS L=40U W=20U
.ENDS
.SUBCKT ESP3 1 2 4 5
M1 1 2 3 5 NMOS L=40U W=10U
M2 3 4 5 5 NMOS L=40U W=10U
.ENDS
.SUBCKT ESP4 1 2 4 5
M1 1 2 3 5 NMOS L=40U W=5U
M2 3 4 5 5 NMOS L=40U W=5U
.ENDS
*SUBCircuitos DAS CHAVES QU ESTÃO LIGADAS AOS ESPELHOS
.SUBCKT CHAVE0 1 2 3
M1 1 2 3 3 NMOS L=20U W=20U
.ENDS
.SUBCKT CHAVE1 1 2 3
```

```

M1 1 2 3 3 NMOS L=20U W=10U
.ENDS
.SUBCKT CHAVE2 1 2 3
M1 1 2 3 3 NMOS L=20U W=5U
.ENDS
*SUBCIRCUITOS DOS ESPELHOS EM CASCATA PARA A CORRENTE IIN
.SUBCKT ESP5 1 2 3
M1 1 1 2 3 NMOS L=10U W=20U
M2 2 2 3 3 NMOS L=10U W=20U
.ENDS
.SUBCKT ESP6 1 2 4 5
M1 1 2 3 5 NMOS L=10U W=20U
M2 3 4 5 5 NMOS L=10U W=20U
.ENDS
.SUBCKT ESP7 1 2 3
M1 1 1 2 3 PMOS L=10U W=50U
M2 2 2 3 3 PMOS L=10U W=50U
.ENDS
.SUBCKT ESP8 1 2 4 5
M1 1 2 3 5 PMOS L=10U W=50U
M2 3 4 5 5 PMOS L=10U W=50U
.ENDS
*SUBCIRCUITO DO COMPARADOR
.SUBCKT COMP 1 3 4 5
M1 2 1 4 4 PMOS L=10U W=12.3U
M2 3 2 4 4 PMOS L=10U W=12.3U
M3 2 1 5 5 NMOS L=10U W=5U
M4 3 2 5 5 NMOS L=10U W=5U
.ENDS

X0 1 2 0 ESP0
X1 3 1 2 0 ESP1
X2 4 1 2 0 ESP1
X3 5 1 2 0 ESP1
X4 6 1 2 0 ESP1
X5 7 1 2 0 ESP2
X6 8 1 2 0 ESP2
X7 9 1 2 0 ESP2
X8 10 1 2 0 ESP3
X9 11 1 2 0 ESP3
X10 12 1 2 0 ESP4
X11 14 17 4 CHAVE0
X12 15 17 5 CHAVE0
X13 16 17 6 CHAVE0
X14 21 23 8 CHAVE1
X15 22 23 9 CHAVE1
X16 26 27 11 CHAVE2
X17 29 30 0 ESP5

```

X18 34 29 30 0 ESP6
 X19 32 29 30 0 ESP6
 X20 32 33 34 ESP7
 X21 35 32 33 34 ESP8
 X22 36 32 33 34 ESP8
 X23 37 32 33 34 ESP8
 X24 38 32 33 34 ESP8
 X25 12 39 34 0 COMP
 X26 10 27 34 0 COMP
 X27 7 23 34 0 COMP
 X28 13 17 34 0 COMP
 *MEDIDORES DE CORRENTE
 V1 13 3 DC 0
 V2 7 14 DC 0
 V3 10 15 DC 0
 V4 12 16 DC 0
 V5 10 21 DC 0
 V6 12 22 DC 0
 V7 12 26 DC 0
 V8 35 12 DC 0
 V9 36 10 DC 0
 V10 37 7 DC 0
 V11 38 13 DC 0
 V101 107 106 DC 0V
 V210 222 223 DC 0V

* CONVERSOR D/A DE 4BITS

M1 101 101 216 0 NMOS L=30U W=60U
 M2 102 101 217 0 NMOS L=30U W=30U
 M3 103 101 218 0 NMOS L=30U W=15U
 M4 104 101 219 0 NMOS L=30U W=7.5U
 M5 105 101 220 0 NMOS L=30U W=3.75U
 M6 106 17 108 0 NMOS L=30U W=30U
 M7 106 23 109 0 NMOS L=30U W=15U
 M8 106 27 210 0 NMOS L=30U W=7.5U
 M9 106 39 211 0 NMOS L=30U W=3.75U
 M10 216 216 0 0 NMOS L=30U W=60U
 M11 217 216 0 0 NMOS L=30U W=30U
 M12 218 216 0 0 NMOS L=30U W=15U
 M13 219 216 0 0 NMOS L=30U W=7.5U
 M14 220 216 0 0 NMOS L=30U W=3.75U
 M15 107 107 221 34 PMOS L=10U W=50U
 M16 222 107 225 34 PMOS L=10U W=50U
 M17 221 221 34 34 PMOS L=10U W=50U
 M18 225 221 34 34 PMOS L=10U W=50U
 R 223 0 10K
 V102 108 102 DC 0V

```

V103 109 103 DC 0V
V104 210 104 DC 0V
V105 211 105 DC 0V
*CARGAS DO CONVERSOR A/D DE 4 BITS
*CL1 39 0 50P
*CL2 27 0 50P
*CL3 23 0 50P
*CL4 17 0 50P
.MODEL NMOS NMOS LEVEL=2 TOX=2.5E-8 VTO=0.7 LD=0.125U NSUB=2E16
GAMMA=0.65
+ UO=510 UEXP=0.22 UCRIT=24.3K VMAX=54K DELTA=0.4 RSH=55 NEFF=4
LAMBDA=0
+ NFS=0 NSS=0 XJ=0.4U CJ=130U MJ=0.53 CJSW=620P MJSW=0.53 PB=0.68
CGDO=320P
+ CGSO=320P JS=2U
.MODEL PMOS PMOS LEVEL=2 TOX=2.5E-8 VTO=-1.1 LD=0.10U NSUB=5E16
GAMMA=0.87
+ UO=210 UEXP=0.33 UCRIT=51K VMAX=47K DELTA=0.4 RSH=75 NEFF=0.88
LAMBDA=0
+ NFS=0 NSS=0 XJ=0.5U CJ=490U MJ=0.46 CJSW=590P MJSW=0.46 PB=0.71
CGDO=320P
+ CGSO=320P JS=10U
.PROBE
*.DC IIN 0 16U 0.1U
*.PRINT DC I(V101) I(V210)
.TRAN 10U 1200U
.PRINT TRAN I(HN) I(IREF1) I(IREF2) I(V101) I(V210)
.OPTION ITL5=0
.END

```

Na fig 6.14 podemos apreciar o análise DC do conversor A/D de 4 bits mais o conversor D/A de 4 bits. Notamos que para os códigos binários corresponde uma determinada faixa de valores. Por exemplo para,

$0 < I_{in} < 1 \mu A$ temos o código 0000

$1 \mu A < I_{in} < 2 \mu A$ temos o código 0001 e assim por diante até chegar ao seguinte valor,

$15 \mu A < I_{in} < 16 \mu A$ com código 1111.

Em quanto à linearidade vemos que não tem distorção apreciável.

Na fig 6.15 (a) e (b) temos o análise transiente com os sinais de entrada e saída respectivamente. Os sinais de entrada são as correntes de referência $I_{REF1} = 16 \mu A$ do conversor D/A, $I_{REF2} = 8 \mu A$ do conversor A/D e I_{in} que é a corrente a ser convertida.

O sinal de saída tem certas imperfeições na forma de onda, a linearidade não é boa. O sinal de saída deveria ser semelhante com o gráfico do análise DC. Também podemos notar que o sinal tem atrasos normais devido aos atrasos dos comparadores, fontes de corrente, etc.

Na fig 6.16 temos outro análise transiente onde a entrada é um pulso com uma amplitude de $9.5 \mu A$ e uma duração de $12 \mu seg$, as correntes de referência I_{REF1} e I_{REF2} são as mesmas do caso anterior. Podemos apreciar que a corrente de saída é de $9 \mu A$ já que a saída do conversor D/A tem um código para uma faixa de valores de corrente. Neste caso $9.5 \mu A$ está dentro da faixa de $9 \mu A$ a $10 \mu A$, por tanto o valor na saída do conversor D/A será $9 \mu A$. Aqui podemos apreciar também o tempo de atraso da corrente de saída (mais ou menos $0.5 \mu seg$).

ANALISE DC






Fig 6.14 Simulação do conversor A/D de 4 bits com espelhos em cascata e conversor D/A de 4 bits. Análise DC.

ANALISE TRANSIENTE



(a)



(b)

Fig 6.15 Simulação do conversor A/D de 4 bits com espelhos em cascata e

conversor D/A de 4 bits. Análise transiente. (a) Rampa de entrada,

(b) Escada de saída.

ANALISE TRANSIENTE




Fig 6.16 Simulação do conversor A/D de 4 bits com espelhos em cascata e conversor D/A de 4 bits. Análise transiente com pulso de entrada.

6.10 SIMULAÇÃO DO CONVERSOR A/D DE 4 BITS COM ESPELHOS

SIMPLES

*CONVERSOR A/D DE 4 BITS COM ESPELHOS SIMPLES.

VDD 21 0 DC 5V

IIN 0 12 PWL(0 0 256US 16U 256.001US 0U)

IREF 0 1 DC 8U

v1 2 22 dc 0v

v2 23 2 dc 0v

*v3 10 25 dc 0v

*v4 10 26 dc 0v

*v5 10 27 dc 0v

*ESPELHOS

M1 1 1 0 0 NMOS L=10U W=40U

M2 22 1 0 0 NMOS L=10U W=40U

M3 3 1 0 0 NMOS L=10U W=40U

M4 4 1 0 0 NMOS L=10U W=40U

M5 5 1 0 0 NMOS L=10U W=40U

M6 6 1 0 0 NMOS L=10U W=20U

M7 7 1 0 0 NMOS L=10U W=20U

M8 8 1 0 0 NMOS L=10U W=20U

M9 9 1 0 0 NMOS L=10U W=10U

M10 10 1 0 0 NMOS L=10U W=10U

M11 11 1 0 0 NMOS L=10U W=5U

*CHAVES

M12 6 20 3 0 NMOS L=10U W=40U

M13 9 20 4 0 NMOS L=10U W=40U

M14 11 20 5 0 NMOS L=10U W=40U

M15 9 18 7 0 NMOS L=10U W=20U

M16 11 18 8 0 NMOS L=10U W=20U

M17 11 16 10 0 NMOS L=10U W=10U

*ESPELHOS DA FONTE DE ENTRADA

M18 12 12 0 0 NMOS L=10U W=40U

M19 24 12 0 0 NMOS L=10U W=40U

M20 24 24 21 21 pMOS L=10U W=40U

M21 11 24 21 21 pMOS L=10U W=40U

M22 9 24 21 21 pMOS L=10U W=40U

M39 6 24 21 21 PMOS L=10U W=40U

M40 23 24 21 21 PMOS L=10U W=40U

*INVERSORES DOS COMPARADORES

M23 13 11 21 21 PMOS L=10U W=20U
 M24 14 13 21 21 PMOS L=10U W=20U
 M25 15 9 21 21 PMOS L=10U W=20U
 M26 16 15 21 21 PMOS L=10U W=20U
 M27 17 6 21 21 PMOS L=10U W=20U
 M28 18 17 21 21 PMOS L=10U W=20U
 M29 19 2 21 21 PMOS L=10U W=20U
 M30 20 19 21 21 PMOS L=10U W=20U
 M31 13 11 0 0 NMOS L=10U W=20U
 M32 14 13 0 0 NMOS L=10U W=20U
 M33 15 9 0 0 NMOS L=10U W=20U
 M34 16 15 0 0 NMOS L=10U W=20U
 M35 17 6 0 0 NMOS L=10U W=20U
 M36 18 17 0 0 NMOS L=10U W=20U
 M37 19 2 0 0 NMOS L=10U W=20U
 M38 20 19 0 0 NMOS L=10U W=20U


MODEL NMOS NMOS LEVEL=2 TOX=2.5E-8 VTO=0.7 LD=0.125U NSUB=2E16
 GAMMA=0.65
 + UO=510 UEXP=0.22 UCRIT=24.3K VMAX=54K DELTA=0.4 RSH=55 NEFF=4
 LAMBDA=0
 + NFS=0 NSS=0 XJ=0.4U CJ=130U MJ=0.53 CJSW=620P MJSW=0.53 PB=0.68
 CGDO=320P
 + CGSO=320P JS=2U

MODEL PMOS PMOS LEVEL=2 TOX=2.5E-8 VTO=-1.1 LD=0.10U NSUB=5E16
 GAMMA=0.87
 + UO=210 UEXP=0.33 UCRIT=51K VMAX=47K DELTA=0.4 RSH=75 NEFF=0.88
 LAMBDA=0
 + NFS=0 NSS=0 XJ=0.5U CJ=490U MJ=0.46 CJSW=590P MJSW=0.46 PB=0.71
 CGDO=320P
 + CGSO=320P JS=10U


.PROBE
 *.DC IIN 0 16U 0.1U
 *.PRINT DC V(20) V(18) V(16) V(14)
 .TRAN 1U 300U
 .PRINT TRAN I(IIN) V(20) V(18) V(16) V(14)
 .OPTION ITL5=0
 .END

No gráfico (a) e (b) temos o análise transiente com os sinais de entrada e saída respectivamente. Os sinais de entrada, I_{in} que é uma rampa de 0 a 16 μA e I_{REF} que é uma corrente constante de 8 μA . Na saída vemos todos os códigos completos e nenhum perdido. Isto é devido a que os espelhos simples tem maior capacidade de trabalhar em mais alta frequência que os espelhos em cascata. Os espelhos em cascata tem uma realimentação que reduz o espectro de frequência de trabalho do circuito.

ANALISE TRANSIENTE



(a)



(b)

Fig 6.17 Simulação do conversor A/D de 4 bits com espelhos simples.

Análise transiente. (a) Rampã de entrada, (b) Palavra de bits de saída.

Como conclusão das simulações podemos achar o tempo de conversão da seguinte maneira:

Nós temos o tempo de atraso total do conversor A/D de 4 bits em 21 μseg , então o segundo A/D será igual, o conversor D/A tem um atraso menor mas vamos colocar um tempo de atraso igual aos outros conversores para compensar qualquer atraso que não foi registrado. Agora o atraso no amplificador será de $1.5 \mu\text{seg} \times 16 = 24 \mu\text{seg}$.

Por tanto o atraso total do conversor A/D de 8 bits será aproximadamente a :

$$T_d = (21 \times 3) + 24 = 87 \mu\text{seg}$$

A taxa de conversão para o conversor de 8 bits será :

$$\text{Taxa} = 1 / (87 \times 10^{-6}) \approx 11.5 \text{ Khz}$$

ou seja quase 11500 conversões por segundo.

A potência total aproximada é de 0.2 mW.

7 CONCLUSÕES

Como vimos até agora a técnica em modo corrente é a que melhor se adequa ao processamento analógico de sinais. Podemos dizer, que esta técnica nos proporciona grandes vantagens na implementação de circuitos integrados, devido a que ela é projetada quase exclusivamente com transistores, então reduz o número de componentes no circuito, ou seja não precisa de resistores nem de capacitores. Assim mesmo, os circuitos analógicos projetados com esta técnica são completamente compatíveis com os processos digitais. A área e a potência são reduzidas, a frequência e largura de banda serão altas ou baixas dependendo da aplicação.

Os circuitos desenvolvidos em modo corrente, estão desafiando a seu equivalente em modo voltagem, em muitas áreas de aplicação como são filtros, osciladores e amplificadores. Estes são projetados com transistores bipolares, MOS e GaAs, são aplicadas a campos de grande interesse como redes neurais, processamento de sinais, computação analógica e em circuitos ópticos. Também pode-se trabalhar com voltagens e potências baixas.

Neste trabalho aplicou-se a técnica em modo corrente para projetar um conversor A/D de 8 bits, o qual estava formado por outros conversores A/D e D/A de 4 bits. Com este projeto viu-se a praticidade e simplicidade para projetar circuitos em modo corrente, observou-se que variando as geometrias dos transistores podíamos obter diferentes valores de corrente. A área, assim como a potência foram pequenas.

Como o conversor A/D de 8 bits vai ser utilizado em um sistema de sensores, a velocidade não é um parâmetro crítico de projeto, mas de acordo com a aplicação o conversor poderá ser de maior velocidade. Este é modular, notamos uma grande

modularidade em todo o circuito, devido a que para projetar as diferentes fontes de corrente, só se tinha que aumentar a configuração em cascata e obtinha-se a corrente desejada.

Esta técnica também tem as suas limitações, devido a que a indústria de componentes eletrônicos tem no mercado muitos circuitos trabalhando em voltagens, depende-se destes para gerar as correntes que vão a ser processados pelos circuitos com a técnica em modo corrente.

O uso de outras diferentes tecnologias, como o caso de BICMOS, quando utilizada com a técnica em modo corrente, resulta mais vantajosa que com a tecnologia MOS, já que em BICMOS se tem maior velocidade, largura de banda e consumo de potência também é menor.

Então, nós podemos observar que o projeto do conversor A/D de 8 bits como uma aplicação da técnica em modo corrente, mostra-nos as vantagens de projeto de circuitos com esta técnica, fazendo que o projeto de circuitos analógicos seja mais simples e pratico; incentivando assim a uma quantidade maior de projetistas VLSI a desenvolver circuitos analógicos, já que no país se tem relativamente poucos pesquisadores neste campo.

BIBLIOGRAFIA

- [1] TOUMAZOU, C.; LIDGEY, F.J.; HAIGH, D.G., ed. *Analogue IC design: the current mode approach*. London ; Peter Peregrinus, 1990.
- [2] GILBERT, B. A new wide - band amplifier technique. **IEEE Journal of Solid State Circuits**, v.3, n. 4, p. 353-65. Dec.1968
- [3] VALLENCOURT, D.; TSIVIDIS, Y.P.; DAUBERT, S.J. Sampled - current circuits. In: IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, Portland, 1989. **Proceedings**. New York, IEEE, 1990. v.3, p. 1592-5.
- [4] HUGHES, J.B.; BIRD, N.C.; MACBETH, I.C. Analogue sampled - data signal processing for VLSI using switched currents. In: IEE COLLOQUIUM ON CURRENT MODE ANALOG CIRCUITS, London, 1989. **Digest**. London, IEE, 1989. v.2, p. 1584-7.
- [5] WILSON, B. Recent development in current conveyors and current-mode circuits. **IEE Proceeding**. Part G, v. 137, n. 2, p. 63-77, Apr. 1990.
- [6] SEDRA, A.S.; ROBERTS, G.W.; GOHN, F. The current conveyor: history, progress and new results. **IEE Proceeding**, Part G, v. 137, n. 2, p. 78-87 Apr.1990.
- [7] HUIJSING, J.H.; DE KORTE, J. Monolithic nullor - a universal active network element . **IEEE Journal of Solid State Circuits**, v. 12, n. 1, p.59-64, Feb.1977.
- [8] NEDUNGADI, A. Active simulation of inductors using current conveyor. **Electronics Letters**, v. 15, n. 4, p. 112-3, Feb.1979.
- [9] NANDI, R.; NANDI, S. New insensitive active ideal inductance with single resistor control using current conveyor. **Microelectronics Journal**, v. 14, n. 4, p. 73-4, Mar. 1983.
- [10] NANDI, S.; JANA, P.B.; NANDI, R. Floating ideal FDNR using current conveyors. **Electronics Letters**, v. 19, n. 7, p.251, Mar. 1983.
- [11] SENANI, R. Floating ideal FDNR using only two current conveyors. **Electronics Letters**, v. 20, n. 5, p. 205-6, Mar. 1984.
- [12] HIGASHIMURA, M.; FUKUI, Y. Novel lossless tunable floating FDNR simulation using two current conveyors and a buffer. **Electronics Letters**, v. 22, n. 18, p. 938-9, Aug. 1986.
- [13] TOUMAZOU, C.; LIDGEY, F.J. Universal active filter using current conveyor. **Electronics Letters**, v. 22, n. 12, p. 662-4, June. 1986.

- [14] KUMAR, U.; SHUKLA, S.K. Recent developments in current conveyors and their applications. **Microelectronics Journal**, v. 16, p.47-52, June. 1985.
- [15] CHONG, C.P.; SMITH, K.C. Sinusoidal oscillators employing current conveyors. **International Journal of Electronics**, v. 62, n. 4, p. 515-20, Apr. 1987.
- [16] WILSON, B. Analogue current mode circuits. **International Journal of Electrical Engineering Education**, v. 26, n. 3, p. 206-23, July. 1989.
- [17] LIDGEY, F.J.: "Current followers", **Electronics and Wireless World**, v. 90, n. 5, p. 40-3, Feb. 1984.
- [18] VAN DE PLASCHE, R.J. A wide-band monolithic instrumentation amplifier. **IEEE Journal of Solid State Circuits**, v. 10, n. 6, p. 424-31, Dec. 1975.
- [19] BARKER, R.W.J.; HART, B.L. Root law circuit using monolithic bipolar-transistor array. **Electronics Letters**, v. 10, n. 21, p. 439-40, Oct. 1974.
- [20] MILKOVIC, M. Current gain high-frequency CMOS operational Amplifier **IEEE Journal of Solid State Circuits**, v. 20, n. 4, p. 845-51, Aug. 1985.
- [21] LIDGEY, F.J. Looking into current mirrors. **Electronics and Wireless World**, v. 85, n. 7, p. 57-9, Mar. 1979.
- [22] ANTONIOV, A. Design of precision rectifiers using operational amplifiers. **IEE Proceeding. Part G**, v. 121, n. 10, p. 1041-4, June. 1974.
- [23] BARKER, R.W.J.; HART, B.L. Versatile precision fullwave rectifier. **Electronics Letters**, v. 13, n. 5, p. 143-4, Mar. 1977.
- [24] TOUMAZOU, C.; LIDGEY, F.J. Wide-band precision rectification. **IEE Proceeding. Part G**, v. 134, n. 1, p. 7-15, Feb. 1987.
- [25] NAGARAJ, K. New CMOS floating voltage - controlled resistor. **Electronics Letters**, v. 22, n. 12, p. 667-8, June. 1986.
- [26] WILSON, B. Differential current - follower and conveyor using new mirror formulation. **Electronics Letters**, v. 22, n. 13, p. 708-10, June. 1986.
- [27] HOUSELANDER, P.K.; TAYLOR, J.T.; HAIGH, D.G. Current mode analogue circuit for implementing artificial neural networks. **Electronics Letters**, v.24, n. 10, p. 630-1, May. 1988.
- [28] BOAHEN, K.A.; POULIQUEN, P.O.; ANDREU, A.G.; JENKINS, R.E. A heteroassociative memory using current - mode MOS analog VLSI circuits. **IEEE Transaction on Circuits and Systems**, v. 36, n.5, p.745-55, May. 1989.

- [29] PAULOS, J.J.; HOLLIS, P.W. Neural networks using analogue multipliers. **IEEE Journal of Solid State Circuits**, v. 25, n. 3, p. 849-855, June. 1990.
- [30] REED, R.D.; GEIGER, R.L. A multiple - input OTA circuit for neural network. **IEEE Transaction on Circuits and Systems**, v. 36, n. 5, p. 767-70, May 1989.
- [31] LINARES - BARRANCO, B.; SANCHEZ - SINENCIO, E.; NEWCOMB, R.W.; RODRIGUEZ - VASQUEZ, A.; HUERTAS, J.L. A programmable neural oscillator cell. **IEEE Transaction Circuits and Systems**, v. 36, n. 5, p. 756-61, May. 1989.
- [32] FREITAS, D.A.; CURRENT, K.W. CMOS current comparator circuit. **Electronics Letters**, v. 19, n. 17, p. 695-7, Aug. 1983.
- [33] DAUBERT, S.J.; VALLENCOURT, D.A.; TSIVIDIS, Y. P. Current copier cell. **Electronics Letters**, v. 24, n. 25, p. 1560-2, Dec. 1988.
- [34] WEGMANN, G.; VITTOZ, E.A. Very accurate dynamics current mirrors. **Electronics Letters**, v. 25, n. 10, p. 644-6, May. 1989.
- [35] NAIRN, D.G.; SALAMA, C.A.T. Algorithmic analogue/digital converter based on current mirrors. **Electronics Letters**, v. 24, n. 8, p. 471-2, Apr. 1988.
- [36] NAIRN, D.G., and SALAMA, C.A.T. : "A current mode algorithmic analog to digital convertor", **IEE Proceeding**. Part G, v. 137, n. 2, p. 163-8, Apr. 1990.
- [37] TOUMAZOU, C.; HAIGH, D.G. Design of a high gain, single stage operational amplifier GaAs switched - capacitor. **Electronics Letters**, v. 23, n. 14, p. 752-4, July. 1987.
- [38] WILSON, B.; DARWAZEH, I. Transimpedance optical preamplifier with very low input resistance. **Electronics Letters**, v. 23, n. 4, p. 138-9, Feb. 1987.
- [39] WILSON, B.; DARWAZEH, I. Low input resistance transimpedance optical preamplifier for fiber optic local area networks. **IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS**, Helsinki, 1988. **Proceeding**. New York, IEEE, 1988. v. 3, p 2531 - 4.
- [40] VANISRI, T.; TOUMAZOU, C. Integrated high frequency low - noise current mode optical transimpedance preamplifiers: Theory and practice. **IEEE Journal of Solid State Circuits**, v. 30, n. 6, p. 677-85, June. 1995.
- [41] NAVARRO, SOARES JUNIOR. **Estudo dos conversores análogo-digitais de alta frequência e implementação de um conversor com estrutura**

paralela de 5 bits em CMOS. São Paulo, 1990. 190p. Dissertação (Mestrado) - Escola Politécnica, Universidade de São Paulo.

- [42] GREBENE, A.B. **Bipolar and MOS analog integrated circuit design.** 2.ed. New York, John Wiley, 1984.
- [43] LORIFERNE, B. **Analog - digital and digital - analog conversion.** 1.ed. Philadelphia, Hyden, 1982.
- [44] GORDON, B.M. Linear electronic analog/digital conversion architectures, their origins, parameters, limitations and applications. **IEEE Transaction on Circuits and Systems.** v. 25, n. 7, p.391-418, July. 1978.
- [45] CAVALCANTI DE MENEZES, A.S. **Conversão Analógico - Digital Ultra - Rápida em corrente em tecnologia Bipolar.** São Paulo, 1990. 98p. Tese (Doutorado) - Departamento de eletrônica e microeletrônica, Universidade Estadual de Campinas.
- [46] ALLEN, P.E.; HOLBERG, D.R. **CMOS analog circuit design.** 1.ed. New York, Holt, Rinehart and Winston, 1987.
- [47] GREGORIAN, R.; TEMES, G.C. **Analog MOS integrated circuit for signal processing.** 2.ed. New York, John Wiley, 1986.
- [48] HAMILTON, D.J.; HOWARD, W.G. **Basic integrated circuit engineering.** 2.ed. New York, Mc Graw Hill, 1975.
- [49] GRAY, P.R.; MEYER, R.G. **Analysis and design of analog integrated circuits.** 2.ed. New York, John Wiley, 1977.
- [50] DEVAL, P.; WEGMANN, G.; ROBERT, J. CMOS pipeline A/D convertor using current divider. **Electronics Letters,** v. 25, n. 20, p. 1341-3, Sept. 1989.
- [51] ONODERA, H.; TATEISHI, T.; TAMARUR, K. A ciclyc A/D converter that does not requiere ratio-matched components. **IEEE Journal of Solid State Circuits,** v. 23, n.1, p.152-8, Feb. 1988.
- [52] LI, P.W.; CHIN, M.J.; GRAY, P.R.; CASTELLO, R. A ratio independent algorithmic analog-to-digital conversion technique. **IEEE Journal of Solid State Circuits,** v. 21, n.6, p. 828-36, Dec. 1984.
- [53] McCREARY, J.L.; GRAY, P.R. All MOS charge redistribution analog-to-digital conversion techniques part I. **IEEE Journal of Solid State Circuits.** v. 10, n. 6, p. 371-9, Dec. 1975.

- [54] SUGAWARA, T.; ISHIBE, M.; YAMADA, H.; MAJIMA, S.; TANJI, T.; KOMATSU, S. A monolithic 14 bits/20 μ s dual channel A/D converter. **IEEE Journal of Solid State Circuits**, v. 8, n. 6, p. 723-8, Dec. 1983.
- [55] CHEN, K.; SVENSSON, C.; YUAN, J. A CMOS implementation of a video rate successive approximation A/D converter. In: **IEEE INTERNATIONAL SYMPOSIUM ON CIRCUIT AND SYSTEMS**, Helsinki, 1988. **Proceeding**. New York, IEEE, 1988. v.3, p.2577-80.